K述列 EDA技术实用教程 第1章 概述
第1章 概 述 EDA技术实用教程 KX 康芯科技
1.1EDA技术及其发展 现代电子设计技术的核心是EDA( Electronic design Automation)技术。 EDA技术使得设计者的工作利用硬件描述语言和EDA 软件来完成对系统硬件功能的实现。 EDA技术已是一门综合性学科。它融合多学科于一体 又渗透于各学科之中,它代表了电子设计技术和应用技术 的发展方向。 20世纪70年代 EDA技术的发展分为三个阶段20世纪8年代 20世纪90年代
KX 康芯科技 1.1 EDA技术及其发展 现代电子设计技术的核心是EDA(Electronic Design Automation)技术。 EDA技术使得设计者的工作利用硬件描述语言和EDA 软件来完成对系统硬件功能的实现。 EDA技术已是一门综合性学科。它融合多学科于一体， 又渗透于各学科之中，它代表了电子设计技术和应用技术 的发展方向。 EDA技术的发展分为三个阶段 20世纪70年代 20世纪80年代 20世纪90年代
1.1EDA技术及其发展 进入21世纪后 1、自主知识产权 2、仿真和设计 3、电子技术全方位纳入EDA领城 九方面的发展 4、学科的界限更加模糊、包容 5、更大规模的FPGA和cPLD器件 6、涵盖大规模电子系统及IP核模块 7、软硬件IP核得到进一步确认 8、SoC高效低成本设计技术的成熟 9、系统级、行为验证级硬件描述语言
KX 康芯科技 1.1 EDA技术及其发展 进入21世纪后 1、自主知识产权 2、仿真和设计 九 方 面 的 发 展 3、电子技术全方位纳入EDA领域 4、学科的界限更加模糊、包容 5、更大规模的FPGA和CPLD器件 6、涵盖大规模电子系统及IP核模块 7、软硬件IP核得到进一步确认 8、 SoC高效低成本设计技术的成熟 9、系统级、行为验证级硬件描述语言
1.2EDA技术实现目标 作为EDA技术最终实现目标的ASIC,可以通过三种途径来完成 EDA技术 ASIC设计 数字ASIC FPGA/CPLD 混 门阵列(MPGA) 可编程 ASIC ASIC 标准单元(CBIC) 设计 设计 全定制(ASIC) ASIC设计
KX 康芯科技 1.2 EDA技术实现目标 作为EDA技术最终实现目标的ASIC，可以通过三种途径来完成 EDA技术 ASIC设计 FPGA/CPLD 可编程ASIC 设计 混合 ASIC 设计 门阵列（MPGA） 标准单元（CBIC） 全定制（ASIC） ASIC设计 数字ASIC
1.2EDA技术实现目标 1.超大规模可编程逻辑器件 FPGA和cPLD是实现这一途径的主流器件,特点是直 接面向用户,具有极大的灵活性和通用性 2.半定制或全定制ASIc 门阵列ASIc 掩模ASIC〈标准单元ASc 3.混合ASIC 全定制ASIC cPU、RAM、ROM、硬件加法器、乘法器、锁 相环
KX 康芯科技 1.2 EDA技术实现目标 1. 超大规模可编程逻辑器件 FPGA和CPLD是实现这一途径的主流器件，特点是直 接面向用户，具有极大的灵活性和通用性， 2. 半定制或全定制ASIC 掩模ASIC 门阵列ASIC 标准单元ASIC 全定制ASIC 3. 混合ASIC CPU、RAM、ROM、硬件加法器、乘法器、锁 相环
1.3硬件描述语言HDL 硬件描述语言HDL是EDA技术的重要组成部分,常见的HDL 有 VHDL Verilog hdl System Verilog SystemC VHDL语言具有很强的电路描述和建模能力,能从多 个层次对数字系统进行建模和描述,从而大大简化了硬件 设计任务,提高了设计效率和可靠性
KX 康芯科技 1.3 硬件描述语言VHDL 硬件描述语言HDL是EDA技术的重要组成部分，常见的HDL 有： VHDL Verilog HDL SystemVerilog SystemC VHDL语言具有很强的电路描述和建模能力，能从多 个层次对数字系统进行建模和描述，从而大大简化了硬件 设计任务，提高了设计效率和可靠性
1.4VHDL综合 设计过程通常从高层次的行为描述开始,以最低层的 结构描述结束,每个综合步骤都是上一层次的转换 自然语言综合 行为综合 1逻辑综合 「版图或结构综合 综合器就是能够自动将一种设计表示形式向另一种设计表 示形式转换的计算机程序,或协助进行手工转换的程序
KX 康芯科技 1.4 VHDL综合 设计过程通常从高层次的行为描述开始，以最低层的 结构描述结束，每个综合步骤都是上一层次的转换。 自然语言综合 行为综合 逻辑综合 版图或结构综合 综合器就是能够自动将一种设计表示形式向另一种设计表 示形式转换的计算机程序，或协助进行手工转换的程序
1.4VHDL综合 编译器和综合功能比较 cPU指令/数据代码: C、ASM,。。 软件程序编译器 程序 COMP ILER 0100101000101100 (a)软件语言设计目标流程 硬件描述语言 VHDL/VERILOG 综合器 程序 SYNTHESIZER 为ASIC设计提供的 (b)硬件语言设计目标流程 电路网表文件
KX 康芯科技 C、ASM... 程序 编译器和综合功能比较 VHDL/VERILOG. 程序 为ASIC设计提供的 电路网表文件 （a）软件语言设计目标流程 （b）硬件语言设计目标流程 1.4 VHDL综合 软件程序编译器 COMPILER 硬件描述语言 综合器 SYNTHESIZER CPU指令/数据代码： 010010 100010 1100
1.4VHDL综合 ⅥDL程序 vHDL综合器运行流程 工艺库 ⅦHDL综合器 约束 网表
KX 康芯科技 VHDL综合器运行流程 1.4 VHDL综合
康芯科技 1.5基于VHDL的自顶向下设计方法 自顶向下的设计流程 1.设计说明书 5.前端功能仿真 9.结构综合 2.建立ⅦHDL行为模型 6.逻辑综合 10.门级时序仿真 3.ⅦHDL行为仿真 7.测试向量生成 11.硬件测试 4.VHDL-RTL级建模 8.功能仿真 12.设计完成
KX 康芯科技 1.5 基于VHDL的自顶向下设计方法 自顶向下的设计流程: 1．设计说明书 2．建立VHDL行为模型 3．VHDL行为仿真 4．VHDL-RTL级建模 5．前端功能仿真 6．逻辑综合 7．测试向量生成 8．功能仿真 9．结构综合 10．门级时序仿真 11．硬件测试 12．设计完成
