EDA技术实用教程 第3章 FPGA/CPLD结构与应用
第3章 FPGA／CPLD结构与应用 EDA技术实用教程
K述列 FPGA- Field Programmable Gate Array CPLD- Complex Programmable Logic Device
KX 康芯科技 FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device
K述列 3.1概述 输 输入 输出 入 缓冲 与阵列 或阵列 以缓冲 输出 电路 电路 基本PLD器件的原理结构图
KX 康芯科技 3.1 概 述 输入 缓冲 电路 与 阵 列 或 阵 列 输出 缓冲 电路 输 入 输 … … 出 基本PLD器件的原理结构图
K述列 3.1概述 3.1.1可编程逻辑器件的发展历程 9和>器件 改进的己>器 器件 内嵌复杂 件 功能模块 的SoPC 70年代 80年代 90年代
KX 康芯科技 3.1.1 可编程逻辑器件的发展历程 70年代 80年代 90年代 PROM 和PLA 器 件 改 进 的PLA 器 件 GAL 器 件 FPGA 器 件EPLD 器 件 CPLD 器 件 内嵌复杂 功能模块 的SoPC 3.1 概 述
K述列 3.1概述 3.1.2可编程逻辑器件的分类 按集成度(PLD分类可编程逻辑器件(PLD) 简单PLD 复杂PLD PROMI PLA PALIGAL CPLD FPGA
KX 康芯科技 3.1.2 可编程逻辑器件的分类 按集成度(PLD)分类 可编程逻辑器件（PLD） 简单 PLD 复杂 PLD PROM PLA PAL GAL CPLD FPGA 3.1 概 述
K述列 32简单PD原理 321电路符号表示 非门 与门戴门 异或门 常用符号O-五 AB F A 国标符号 A& F A-》1 ABAB 1 F 遇辑表达式|=TA F=A→B F=A+B F=A⊕B 常用逻辑门符号与现有国标符号的对照
KX 康芯科技 3.2 简单PLD原理 3.2.1 电路符号表示 常用逻辑门符号与现有国标符号的对照
K述列 32简单PLD原理 321电路符号表示 A A A A F=ABD DO-A A BC D 图34PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示 =A+C A B C D 末连接 固定连接可编程连接 图37PLD中或阵列的表示 图3-8阵列线连接表示
KX 康芯科技 3.2.1 电路符号表示 图3-4PLD的互补缓冲器 图3-5 PLD的互补输入 图3-6 PLD中与阵列表示 图3-7 PLD中或阵列的表示 图3-8 阵列线连接表示 3.2 简单PLD原理
K述列 32简单PLD原理 3.2.2 PROM 图39PROM基本结构: 地址 存储单元 译码器|w 阵列 P n-1 P=2 10= 1 其逻辑函数是 A1do
KX 康芯科技 3.2.2 PROM 地址 译码器 存储单元 阵列 … … … A0 A1 An−1 W0 W1 Wp−1 F0 F1 Fm−1 n p = 2 图3-9 PROM基本结构： 2 1 1 1 0 1 1 1 0 0 1 1 0 ... W A A A W A A A W A A A n n n n = = = − − − − 其逻辑函数是： 3.2 简单PLD原理
K述列 32简单PLD原理 3.2.2 PROM 图3-10PROM的逻辑阵列结构 A0 与阵列 (不 或阵列 :编程) (可编程): P-1 n-1 2 Fo=Mn-10Wn-1+…+M101+M0.01o 逻辑函数表示: p1+…+M1m+A E=M,w 0,10 p-1,m-1p n1+…+M11W1+M m 0m-10
KX 康芯科技 3.2.2 PROM 图3-10 PROM的逻辑阵列结构 与阵列 （不可 编程） 或阵列 （可编程） … … … A0 A1 An−1 W0 W1 Wp−1 F0 F1 Fm−1 n p = 2 1 1, 1 1 1, 1 1 0, 1 0 1 1,1 1 1,1 1 0,1 0 0 1,0 1 1,0 1 0,0 0 F M W M W M W F M W M W M W F M W M W M W m p m p m m p p p p − − − − − − − − − − = + + + = + + + = + + + 逻辑函数表示： 3.2 简单PLD原理
K述列 32简单PLD原理 3.2.2 PROM 图3-12用PROM完成半加器逻辑阵列 图3-11PROM表达的PLD图阵列 或阵列 (可编程) 141 或阵列 (可编程) A A 与阵列(固定) F A, AI AoAo 与阵列(固定) F F0=A0A1+A04 F1=AlA0
KX 康芯科技 3.2.2 PROM 图3-11 PROM表达的PLD图阵列 与阵列（固定） 或阵列 （可编程） A1 A0 A1 A1 A0 A0 F1 F0 图3-12 用PROM完成半加器逻辑阵列 与阵列（固定） 或阵列 （可编程） A1 A0 A1 A1 A0 A0 F1 F0 1 1 0 0 0 1 0 1 F A A F A A A A = = + 3.2 简单PLD原理