第七章可编程逻辑器件 >71概述 7.2可编程逻辑器件基础 01010100 1001PLD逻辑表示法 0010·逻辑阵列的PLD表示法应用举例 01010010 >7.3通用阵列逻辑GAL 10010010 10010101 00101001 0101000
第七章 可编程逻辑器件 ➢7.1概述 ➢7.2可编程逻辑器件基础 PLD逻辑表示法 逻辑阵列的PLD表示法应用举例 ➢7.3 通用阵列逻辑GAL
71概述 >可编程专用集成电路ASIC( Application Specific Integrated Circui是面向用户特定 010101 用途或特定功能的大规模、超大规模集成电 100101 0010 路。 00分类:按功能分为数字的、模拟的、数字和 模拟混和三种。按制造方式分为全定制半 1001010 00定制ASC、可编程三种。 0101000
7.1 概 述 ➢可编程专用集成电路ASIC(Application Specific Integrated Circuit) 是面向用户特定 用途或特定功能的大规模、超大规模集成电 路。 ➢分类：按功能分为数字的、模拟的、数字和 模拟混和三种。按制造方式分为全定制、半 定制ASIC、可编程三种
根据芯片的集成度和结构复杂度分类量 简单可编程逻辑器件SPLD:集成度小于 PALCE22V10或GAL22V10的PLD。 01010特点是都具有可编程的与阵列、不可编程的或 100阵列、输出逻辑宏单元OLMC和输入输出遷辑 001010单元IOC。 0复杂可编程逻辑器件CPLD:集成度大于 1L2V10或GAL22V10的PLD都可视为 10010CPLD。 000CPLD在集成度和结构上呈现的特点是具有更 大的与阵列和或阵列,增加了大量的宏去单元和 布线资源,q触发器的数量明显增加
根据芯片的集成度和结构复杂度分类 ➢简单可编程逻辑器件SPLD：集成度小于 PALCE22V10或 GAL22V10的PLD。 特点是都具有可编程的与阵列、不可编程的或 阵列、输出逻辑宏单元OLMC和输入输出逻辑 单元IOC。 ➢复杂可编程逻辑器件CPLD:集成度大于 PAL22V10或GAL22V10的PLD都可视为 CPLD。 CPLD在集成度和结构上呈现的特点是具有更 大的与阵列和或阵列，增加了大量的宏单元和 布线资源，触发器的数量明显增加
根据芯片的集成度和结构复杂度分类 现场可编程逻辑门阵列FPGA:现场可编 程门阵列FPGA是集成度和结构复杂度最 高的可编程ASIC。 10010101 0运算器、乘法器、数字滤波器、二维卷积器 0等1具有复杂算法的逻辑单元和信号处理单元 1001000的逻辑设计可选用FPGA实现。 10010101 00101001 0101000
根据芯片的集成度和结构复杂度分类 ➢现场可编程逻辑门阵列 FPGA：现场可编 程门阵列FPGA是集成度和结构复杂度最 高的可编程ASIC。 运算器、乘法器、数字滤波器、二维卷积器 等具有复杂算法的逻辑单元和信号处理单元 的逻辑设计可选用FPGA实现
按制造技术和编程方式进行分类 >双极熔丝制造技术的可编程ASIC(Late 的PAL系列 EECMOS制造技术的可编程 ASICOLattice 的GAL和 ispLsI/plSI 00101010 010SRAM制造技术的可编程ASIC(Xinx的 10010 FPGA, Altera BFPGA) 反熔丝制造技术的可编程 ASIC(Actel的 0010 FPGA) 01010
按制造技术和编程方式进行分类 ➢双极熔丝制造技术的可编程ASIC(Lattice 的PAL系列) ➢EECMOS制造技术的可编程ASIC(Lattice 的GAL和ispLSI/ pLSI) ➢SRAM制造技术的可编程ASIC(Xilinx的 FPGA，Altera的FPGA) ➢反熔丝制造技术的可编程ASIC(Actel的 FPGA)
按制造技术和编程方式进行分类 双极熔丝和反熔丝ASIC通常称为OTP(one time programming)器件而用 EECMOS 和SRAM制造技术的可编程ASIC具有用户 10010101 00重复编程的特性,可以实现电擦电写 01010010 10010010 10010101 00101001 0101000
按制造技术和编程方式进行分类 ➢双极熔丝和反熔丝ASIC通常称为OTP(one time programming)器件而采用EECMOS 和SRAM制造技术的可编程ASIC具有用户 可重复编程的特性，可以实现电擦电写
按制造技术和编程方式进行分类 >用SRAM技术制造的FPGA则具有数据挥发性, 01又称易失性 010>具有挥发性的FPGA,当系统断电或掉电后,写 0 FPGA中的编程数据要丢失。因此,必须把要 00载到FGA的数据借用编程器固化到与其联/∥/ 006的 TEPROMI或 EEPROM中,待重新上电时,芯片 100100 将编程数据再下载到FPGA中 100101 00)FPGA的数据挥发性,决定有些环境不宜选用 0101000
按制造技术和编程方式进行分类 ➢ 用SRAM技术制造的FPGA则具有数据挥发性， 又称易失性。 ➢ 具有挥发性的FPGA ，当系统断电或掉电后，写 入FPGA中的编程数据要丢失。因此，必须把要 下载到FPGA的数据借用编程器固化到与其联用 的EPROM或EEPROM中，待重新上电时，芯片 将编程数据再下载到FPGA中。 ➢ FPGA的数据挥发性，决定有些环境不宜选用
可编程ASIC的编程方式 可编程ASIC的编程方式有两种 ■采用专用编程器进行编程 0101010 00在系统编程 00甩掉了专用编程器,而且也不用将芯片从电路系统 01010010 取下,只利用计算机和一组下载电缆就可以在系统 100100编程 00 Lattice6和xinx等几家大公司现在都有在系 00统可编程ASC产品。在系统编程方式方便 了用户
可编程ASIC的编程方式 ➢可编程ASIC的编程方式有两种： 采用专用编程器进行编程 在系统编程 甩掉了专用编程器，而且也不用将芯片从电路系统 取下，只利用计算机和一组下载电缆就可以在系统 编程。 ➢Lattice和Xilinx等几家大公司现在都有在系 统可编程ASIC产品。在系统编程方式方便 了用户
可编程ASIC的一般开发步骤 >设计输入( entry) 功能模拟( (function simulation) 0101010 00逻辑分割( partitioning 布局和布线 place and routing 01010010 100时间模拟( timing simulation) 写入下载数据( download) 00101001 0101000
可编程ASIC的一般开发步骤 ➢设计输入(entry) ➢功能模拟(function simulation) ➢逻辑分割(partitioning) ➢布局和布线(place and routing) ➢时间模拟(timing simulation) ➢写入下载数据(download)
ASIC开发步骤流程图 状态机输入)「(波形输入 01(逻辑图输入 HDL输入 10010101 设计输入 00101010 设计输入 布局布线 器件验证 01010010 功能模拟}4N 莫拟 时间模 10010010 Y 10010101 逻辑分割 编程下载 00101001 Q 0101000 图7-1ASIC开发步骤流程图
ASIC开发步骤流程图 状态机输入 逻辑图输入 波形输入 HDL输入 设计输入 功能模拟 逻辑分割 时间模拟 编程下载 设计输入 布局布线 器件验证 Y N N Y 图7-1 ASIC开发步骤流程图
