K述列 4.1多路选择器VHDL指述 4.1.12选1多路选择器的ⅤHDL描述 例4-3】 ARCHITECTURE one of mux2la IS BEGIN y <=(a AND (NOT s))Or (b AND s) END ARCHITECTURE oneKX 康芯科技 4.1 多路选择器VHDL描述 4.1.1 2选1多路选择器的VHDL描述 【例4-3】 . . . ARCHITECTURE one OF mux21a IS BEGIN y <= (a AND (NOT s)) OR (b AND s) ; END ARCHITECTUREone;