第5期 王沁等：全数字时钟恢复方案中内插滤波器的设计 .579 0.025 5中可以看出，文献[4]和本文提出的最优滤波器的 -e-sinc cubic Jitter比其他滤波器要小很多，随着时钟间隔的 0.020 -para -e-kim 改变，sinc和分段抛物内插滤波器的Jitter波动都比 optimal 1 0.015F optimal 2 较大，但优化滤波器对，的变化并不敏感 0.02 0.010 -e-sinc cubic para 0.01 0.005 kim e-optimal 05 1921 25 输人信噪比/dB -0.01 图3不同信噪比情况下各个内插滤波器的MSE性能 Fig.3 MSE (ex=0)performance of interpolators at different input signal to-noise ratios (SNR) -0.02 0.2 0.40.60.8 1.0 归一化的分数倍时间间隔(4，) 20dB设计的滤波器optimal--1在其他情况下的性 能和最优滤波器optimal-2相差很少，并且本文提 图5不同分数倍间隔下内插滤波器的Jitter性能 出的内插滤波器性能和文献[4]中一致，且优于其他 Fig.5 Relation of Jitter performance to fractional timing (ux) 传统的滤波器。 仿真4：在SPW中搭建如图1所示16QAM的 仿真2：优化滤波器的系数同样依赖于T/T, 基带时钟恢复的仿真平台，并设置系统参数为r= 由于这个参数对接收端己知，滤波器系数可以预先 0.15,T,/T=0.48,SNR=30dB.表1列出了依照 计算并存在存储器中.图4表示了当SNR=20dB, 本文优化算法计算出的内插滤波器系数.图6(a)和 r=0.35的情况，五种内插滤波器在不同T,/T时 (凸)表示接收端在同步前和同步后符号判决器的输 的MSE.从图中可以看出，文献[4]和本文提出的 入信号的星座图。为了更清楚地表示同步过程，将 优化滤波器在T/T变化时，MSE性能比其他传统 环路滤波器的输出减去它的均值并显示在 的内插滤波器稳定很多.还能得到当T/T<0.6 图6(c)中. 时，所有的滤波器性能几乎都已达到极限；且当T,/ 表1仿真4中最优内插滤波器的系数 T>0.6时，文献[4]和本文的优化滤波器性能比其 Table 1 Optimal coeffiencients of the interpolator in Simulation 4 他的要好，因此要使M$E小到一定值，使用本文的 m L=0 L=1 L=2 L=3 优化滤波器能够允许更低的AD采样率 -2 0.0017 -0.2031 -0.1290 0.3326 0.10 -1 -0.0009 0.9014 0.9820 -0.8853 -sinc cubic 0.08 0 0.9979 -0.2141 -1.6690 0.8850 -para -e-kim 1 0.0018 -0.5340 0.8652 -0.3317 0.06 optimal 表2的仿真结果表明，本文提出的优化方案在 0.04 输出信噪比性能上优于文献[4]中的同步方案，在 0.02 实现上本文的同步方案中内插滤波器的结构和文献 [4]中完全不同：本文中内插滤波器是基于Farrow 0.5 0.6 0.7 0.80.9 1.0 结构设计的，所以滤波器的系数是固定值；而文献 归一化采样时钟频率，T/T [4]中的同步方案和基于sinc函数的同步方案]一 致，内插滤波器系数随输入信号而不断变化.因此 图4不同时钟采样频率下各个内插滤波器的MSE性能 Fig.4 MSE (e=0)performance of interpolators at different sam- 在实现上本文的同步方案不但能节省存储系数的存 pling frequencies 储器，而且可以利用系数的固定性和相关性设计出 简单高效的乘法器，从而降低内插滤波器的实现复 仿真3：该仿真以Jitter为标准分析同步跟踪性 杂度、在仿真4中，如果主要考虑乘法器的复杂度， 能，假设T,/T=0.48,r=0.35,SNR=20dB.从图 则优化的内插滤波器的复杂度和文献[4]中相比降图3 不同信噪比情况下各个内插滤波器的 MSE 性能 Fig．3 MSE （ ek＝0） performance of interpolators at different input signa-l to-noise ratios （SNR） 20dB 设计的滤波器 optimal—1在其他情况下的性 能和最优滤波器 optimal—2相差很少．并且本文提 出的内插滤波器性能和文献［4］中一致‚且优于其他 传统的滤波器． 仿真2：优化滤波器的系数同样依赖于 Ts／T‚ 由于这个参数对接收端已知‚滤波器系数可以预先 计算并存在存储器中．图4表示了当 SNR＝20dB‚ r＝0∙35的情况‚五种内插滤波器在不同 Ts／T 时 的 MSE．从图中可以看出‚文献［4］和本文提出的 优化滤波器在 Ts／T 变化时‚MSE 性能比其他传统 的内插滤波器稳定很多．还能得到当 Ts／T ＜0∙6 时‚所有的滤波器性能几乎都已达到极限；且当 Ts／ T＞0∙6时‚文献［4］和本文的优化滤波器性能比其 他的要好．因此要使 MSE 小到一定值‚使用本文的 优化滤波器能够允许更低的 A／D 采样率． 图4 不同时钟采样频率下各个内插滤波器的 MSE 性能 Fig．4 MSE （ ek＝0） performance of interpolators at different sam￾pling frequencies 仿真3：该仿真以 Jitter 为标准分析同步跟踪性 能‚假设 Ts／T＝0∙48‚r＝0∙35‚SNR＝20dB．从图 5中可以看出‚文献［4］和本文提出的最优滤波器的 Jitter 比其他滤波器要小很多．随着时钟间隔 uk 的 改变‚sinc 和分段抛物内插滤波器的 Jitter 波动都比 较大‚但优化滤波器对 uk 的变化并不敏感． 图5 不同分数倍间隔下内插滤波器的 Jitter 性能 Fig．5 Relation of Jitter performance to fractional timing （ uk） 仿真4：在 SPW 中搭建如图1所示16QAM 的 基带时钟恢复的仿真平台‚并设置系统参数为 r＝ 0∙15‚Ts／T＝0∙48‚SNR＝30dB．表1列出了依照 本文优化算法计算出的内插滤波器系数．图6（a）和 （b）表示接收端在同步前和同步后符号判决器的输 入信号的星座图．为了更清楚地表示同步过程‚将 环路 滤 波 器 的 输 出 减 去 它 的 均 值 并 显 示 在 图6（c）中． 表1 仿真4中最优内插滤波器的系数 Table1 Optimal coeffiencients of the interpolator in Simulation4 m L＝0 L＝1 L＝2 L＝3 —2 0．0017 —0．2031 —0．1290 0．3326 —1 —0．0009 0．9014 0．9820 —0．8853 0 0．9979 —0．2141 —1．6690 0．8850 1 0．0018 —0．5340 0．8652 —0．3317 表2的仿真结果表明‚本文提出的优化方案在 输出信噪比性能上优于文献［4］中的同步方案．在 实现上本文的同步方案中内插滤波器的结构和文献 ［4］中完全不同：本文中内插滤波器是基于 Farrow 结构设计的‚所以滤波器的系数是固定值；而文献 ［4］中的同步方案和基于 sinc 函数的同步方案［2］一 致‚内插滤波器系数随输入信号而不断变化．因此 在实现上本文的同步方案不但能节省存储系数的存 储器‚而且可以利用系数的固定性和相关性设计出 简单高效的乘法器‚从而降低内插滤波器的实现复 杂度．在仿真4中‚如果主要考虑乘法器的复杂度‚ 则优化的内插滤波器的复杂度和文献［4］中相比降 第5期 王 沁等： 全数字时钟恢复方案中内插滤波器的设计 ·579·