∑ 半加器逻辑图及其图形符号 2.全加器 1)定义:当多位娄相加时,半加器可用于最低位求和,并给出进位的数 相加有两个待加数A和B,还有一个来自低位送来的进位数C1。这 三个数相加,得出本位和数(全加和数)S3和进位数C.这就是“全 2)全加器的逻辑状态表:(参见PP349表13.5.2) 1)全加器可用两个半加器和一个或门组成(如图P350、13.5.2a) 2)全加器的图形符号(P350、图13.5.2b) 3)全加器的应用举例 【题】用四个全加器组成一个逻辑电路以实现两个四位的二进制数A--1101(十进制为13) 和B-1011(十进制为11)的加法运算 【解】逻辑电路如图,和数是S-11000(十进制数为24) A3 B3 2B2 E|C∑ ∑ CO CI Co CIHCO CI 0 根据全加器的逻辑状态表自行分析 这种全加器的任意一位的加法运算都必须等到低位加法完成送来进位时才能进行。这 种进位方式称为串行进位。T692集成加法器就是这种串行加法器。 习题讨论 1)逻辑代数和普通代数有什么区别? 2)能否将AB=AC,A+B=A+C,A+AB=A+AC这三个逻辑式化简为B=C? )逻辑函数的三种表示法(逻辑状态表、逻辑式、逻辑图)之间是如何转换的? 哪种是唯一的２． 全加器 1) 定义：当多位娄相加时，半加器可用于最低位求和，并给出进位的数。 相加有两个待加数 Ai 和 Bi，还有一个来自低位送来的进位数 Ci-1 。这 三个数相加，得出本位和数（全加和数）Si 和进位数 Ci。这就是“全 加” 2) 全加器的逻辑状态表：（参见 PP349 表 13.5.2） 1） 全加器可用两个半加器和一个或门组成(如图 P350、13.5.2a) 2） 全加器的图形符号（P350、图 13.5.2b） 3） 全加器的应用举例 【题】用四个全加器组成一个逻辑电路以实现两个四位的二进制数 A---1101（十进制为 13） 和 B—1011（十进制为 11）的加法运算。 【解】逻辑电路如图，和数是 S—11000（十进制数为 24） 根据全加器的逻辑状态表自行分析。 这种全加器的任意一位的加法运算都必须等到低位加法完成送来进位时才能进行。这 种进位方式称为串行进位。T692 集成加法器就是这种串行加法器。 ２． 习题讨论： 1) 逻辑代数和普通代数有什么区别？ 2) 能否将 AB=AC，A+B=A+C，A+AB=A+AC 这三个逻辑式化简为 B=C？ 3) 逻辑函数的三种表示法（逻辑状态表、逻辑式、逻辑图）之间是如何转换的？ 哪种是唯一的。 A oS oC Ao Bo =1 & ∑ B CO S C 半加器逻辑图及其图形符号 C0 1 C1 1 C2 1 C3 1 1 A0 1 A0 1 B1 0 A1 0 B2 1 B3 1 A2 2 1 A3 S0 0 S1 0 S2 0 S3 1 ∑ CO C1 ∑ CO C1 ∑ CO C1 ∑ CO C1