第13章门电路和组合逻辑电路(讲课4学时,共2次课) 第1次课门电路和组合逻辑电路 学时:2学时 目的要求 1.掌握基本门电路的分析 掌握组合逻辑电路的分析 重点 门电路和组合逻辑电路的分析 四.难点:组合逻辑电路的分析 五.教学方式:多媒体 六.习题安排:13.1.1、13.1.2、13.4.4 七、主要内容 13.1分立元件门电路 门电路和基本概念 (1)定义 “门”,就是一种开关在一定条件下它能允许信号通过,条件不满足,信号就 不通过。 (2)分类 基本逻辑电路有与门、 Ucc 或门和非门 (3)工作状态: 两种工作状态,并用 1和0来代表 (4)逻辑系统 正逻辑系统:若规定 B A B 高电位为1,低电位为0 负逻辑系统:若规定 高电位为0,低电位为 2.二极管与门电路 与门电路及与门符号 (1)二极管与门电路图形符号 (2)与门要求: (a)电路(b)逻辑符号 ①输入全为1时,输出为1: ②输入不全为0时,输出为0 D (3)与门逻辑关系表达式 Y=A·B·C (4)逻辑状态表 (参见P333的表13.1.1) 3二极管或门电路 (1)二极管或门 电路及图形符号 (2)或门的要求 ①或门的输入只要一个 为1,输出就为 图13.1.2二极管或门电路及其符号 ②输入全为0才输出0
第 13 章 门电路和组合逻辑电路（讲课 4 学时，共 2 次课） 第 1 次课 门电路和组合逻辑电路 一．学时:2 学时 二.目的要求: 1．掌握基本门电路的分析 2．掌握组合逻辑电路的分析 三.重点: 门电路和组合逻辑电路的分析 四.难点: 组合逻辑电路的分析 五．教学方式：多媒体 六．习题安排：13.1.1 、13.1.2 、13.4.4 七、主要内容 13．1 分立元件门电路 1. 门电路和基本概念 （１）定义： “门”，就是一种开关在一定条件下它能允许信号通过，条件不满足，信号就 不通过。 （２）分类： 基本逻辑电路有与门、 或门和非门 （３）工作状态： 两种工作状态，并用 1 和 0 来代表 （４）逻辑系统： 正逻辑系统：若规定 高电位为 1，低电位为 0 负逻辑系统：若规定 高电位为 0，低电位为 1 2 . 二极管与门电路 （１）二极管与门电路图形符号 （２）与门要求： ①输入全为 1 时，输出为 1； ②输入不全为 0 时，输出为 0 （３）与门逻辑关系表达式： Y=A·B·C （４）逻辑状态表 （参见Ｐ333 的表 13.1.1） 3.二极管或门电路 (1) 二极管或门 电路及图形符号： (2)或门的要求： ① 或门的输入只要一个 为 1，输出就为 1 ②输入全为 0 才输出 0
3)或逻辑关系表达式: 非门真值 或门逻辑真值表: 4.晶体管非门电路 1)晶体管非门电路 (2)图形符号 非门逻辑符号 (3)非逻辑关系可用下式表示 Y=A (4)非逻辑状态表: 13.2TTL门电路 1.TTL与非门电路 (1)常用的与非门电路(参见P36图13.2.1) A BC D A B A B A B 与或非门和异或 门的逻辑符号 与非门逻辑符号 或非门逻辑符号 (a)与或非门的逻辑符号 (a结构图(b)逻辑符号 (a)结构图(b)逻辑符号 b)异或门的逻辑符号 (2)TTL与非门电路的工作原理(图) ①输入不全为1时,输出为1 ②输入全为1时,输出为0 结论 与非门的逻辑功能和与门的逻辑功能相反。即全1出0,有0出1 (3)与非门逻辑关系可用下式表示:Y=A·B 13.3组合逻辑电路的分析 1.逻辑代数运算法则(见P342、P343) 2.逻辑函数的表示方法 (1)原变量与反变量 ①原变量:字母上无反号 ②反变量:有反号的 (2)三种方法表示逻辑函数Y ①逻辑状态表
(3)或逻辑关系表达式： Y=A+B (4)或门逻辑真值表： 4.晶体管非门电路 (1)晶体管非门电路 (2)图形符号 (3)非逻辑关系可用下式表示： Y = A (4)非逻辑状态表： 13．2 TTL 门电路 1.TTL 与非门电路 (1)常用的与非门电路(参见 P336 图 13.2.1) ⑵TTL 与非门电路的工作原理（图） ①输入不全为 1 时，输出为 1 ②输入全为 1 时，输出为 0 ➢ 结论： 与非门的逻辑功能和与门的逻辑功能相反。即全 1 出 0，有 0 出 1。 ⑶与非门逻辑关系可用下式表示： Y = A• B 13．3 组合逻辑电路的分析 1．逻辑代数运算法则(见 P342、P343) 2．逻辑函数的表示方法 （1）原变量与反变量: ①原变量：字母上无反号； ②反变量：有反号的 （2）三种方法表示逻辑函数 Y ①逻辑状态表:
逻辑状态表是用输入、输出变量的逻辑状态(1或0)心表格形式来表示逻辑函数 ②逻辑式: 逻辑式是用与或非等运算来表达逻辑函数的表达式。由逻辑状态表可以写出逻辑式 其步骤为 取Y=1列逻辑式 对一种组合而言,输入变量之间是与逻辑关系。对应于Y=1,如果输入变量为 1,则取其原变量(如A);如果输入变量为0,则取其反变量(如A)。而后 取乘积项。 各种组合之间,是或逻辑关系,故取以上乘积项之和 ③逻辑图 由逻辑式可以画出逻辑图。逻辑乘用与门实现,逻辑加用或门实现,求反用非门实 现。 (3)逻辑函数的化简 ①必要性: 由逻辑状态表写出的逻辑式,比较复杂。经过化简,就可以,就可以 少用元件,可靠性也因而提高 ②举例分析 【例】设计一个三人(A,B,O表决电路,赞成为1,不赞成为0,多数赞成为通过 即F1,反之0 【解】(1)由题意列出逻辑状态表,如下表 (2)由逻辑状态表写出逻辑表达式 Y=ABC +AbC+ABC +ABC 列表达式的方法,找到Y=1的那些项,各输入项为1的用该项的字母表示,为0的用该 字母的非状态表示,然后把各项求和,即可得到需要的表达式。 (3)变换和化简 Y=ABC +ABC+ABC +ABC=ABC +AbC+ABC +ABC+ABC +ABC BC(A +A)+AC(B+B)+AB(C +C)=BC+ AC+ AB (4)由逻辑式画逻辑图如图所示 我决电路具信农 00 1100 三人表决电路 13.4组合逻辑电路的分析 1.分析组合逻辑电路的步骤大致如下:
逻辑状态表是用输入、输出变量的逻辑状态（1 或 0）心表格形式来表示逻辑函数 ②逻辑式： 逻辑式是用与或非等运算来表达逻辑函数的表达式。由逻辑状态表可以写出逻辑式 其步骤为： ⚫ 取 Y=1 列逻辑式 ⚫ 对一种组合而言，输入变量之间是与逻辑关系。对应于 Y=1，如果输入变量为 1，则取其原变量（如 A）；如果输入变量为 0，则取其反变量（如 A ）。而后 取乘积项。 ⚫ 各种组合之间，是或逻辑关系，故取以上乘积项之和。 ③ 逻辑图 由逻辑式可以画出逻辑图。逻辑乘用与门实现，逻辑加用或门实现，求反用非门实 现。 （3）逻辑函数的化简 ①必要性： 由逻辑状态表写出的逻辑式，比较复杂。经过化简，就可以，就可以 少用元件，可靠性也因而提高。 ② 举例分析 【例】 设计一个三人(A，B，C)表决电路，赞成为 1，不赞成为 0，多数赞成为通过， 即 Y=1，反之 Y=0。 【解】(1)由题意列出逻辑状态表，如下表 (2)由逻辑状态表写出逻辑表达式。 Y = ABC + ABC + ABC + ABC 列表达式的方法，找到 Y=1 的那些项，各输入项为 1 的用该项的字母表示，为 0 的用该 字母的非状态表示，然后把各项求和，即可得到需要的表达式。 (3)变换和化简。 Y = ABC + ABC + ABC + ABC = ABC + ABC + ABC + ABC + ABC + ABC = BC(A + A) + AC(B + B) + AB(C +C) = BC + AC + AB (4)由逻辑式画逻辑图如图所示。 13．4 组合逻辑电路的分析 1．分析组合逻辑电路的步骤大致如下：
已知逻辑图→写逻辑式→运用逻辑代数化简或变换→列逻辑状态表→分析逻辑功能 2.举例: 【例】分析下图所示的组合逻辑逻辑电路 【解】(1)由逻辑图写出逻辑函数表达式。 从每个器件的输入端到输出端,依次写出各个逻辑门的逻辑函数表达式,最后写出输出 与各输入量之间的逻辑函数表达式 ● E=A·X=A●AB F=B·X=B·AB Y=E·F=A·AB·B·AB=A·AB+B·AB=A(A+B)+B(A+B)=AB+BA (2)由逻辑函数表达式列出逻辑状态表(如下表所示) 异或门电路真佰表 0 异或门电暗 (3)分析逻辑功能。由逻辑函数表达式和逻辑状态表可知,图是由四个与非门组成的异 或门,其逻辑式也可以写成 Y=ab+Ba=ae B 13.5加法器 半加器 1)定义:所谓“半加”,就是只求本位的和,暂不管低位送来的进位数 2)半加器的逻辑状态表达如下表所示: B 0 1)由逻辑状态表可写出逻辑式: Y=AB+BA=A⊕B 2)逻辑图、图形符号:
已知逻辑图→写逻辑式→运用逻辑代数化简或变换→列逻辑状态表→分析逻辑功能 2． 举例： 【例】 分析下图所示的组合逻辑逻辑电路。 【解】(1)由逻辑图写出逻辑函数表达式。 从每个器件的输入端到输出端，依次写出各个逻辑门的逻辑函数表达式，最后写出输出 与各输入量之间的逻辑函数表达式： X = A• B E = A• X = A• AB F = B • X = B • AB Y = E • F = A• AB• B• AB = A• AB + B• AB = A(A + B) + B(A + B) = AB + BA (2)由逻辑函数表达式列出逻辑状态表(如下表所示)。 (3)分析逻辑功能。由逻辑函数表达式和逻辑状态表可知，图是由四个与非门组成的异 或门，其逻辑式也可以写成 Y = AB + BA = A B 13．5 加法器 １． 半加器 1) 定义：所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。 2) 半加器的逻辑状态表达如下表所示： 1） 由逻辑状态表可写出逻辑式： Y = AB + BA = A B C=AB 2） 逻辑图、图形符号： A B S C 0 0 1 1 0 1 0 1 0 1 1 0 0 0 0 1
∑ 半加器逻辑图及其图形符号 2.全加器 1)定义:当多位娄相加时,半加器可用于最低位求和,并给出进位的数 相加有两个待加数A和B,还有一个来自低位送来的进位数C1。这 三个数相加,得出本位和数(全加和数)S3和进位数C.这就是“全 2)全加器的逻辑状态表:(参见PP349表13.5.2) 1)全加器可用两个半加器和一个或门组成(如图P350、13.5.2a) 2)全加器的图形符号(P350、图13.5.2b) 3)全加器的应用举例 【题】用四个全加器组成一个逻辑电路以实现两个四位的二进制数A--1101(十进制为13) 和B-1011(十进制为11)的加法运算 【解】逻辑电路如图,和数是S-11000(十进制数为24) A3 B3 2B2 E|C∑ ∑ CO CI Co CIHCO CI 0 根据全加器的逻辑状态表自行分析 这种全加器的任意一位的加法运算都必须等到低位加法完成送来进位时才能进行。这 种进位方式称为串行进位。T692集成加法器就是这种串行加法器。 习题讨论 1)逻辑代数和普通代数有什么区别? 2)能否将AB=AC,A+B=A+C,A+AB=A+AC这三个逻辑式化简为B=C? )逻辑函数的三种表示法(逻辑状态表、逻辑式、逻辑图)之间是如何转换的? 哪种是唯一的
２． 全加器 1) 定义：当多位娄相加时，半加器可用于最低位求和，并给出进位的数。 相加有两个待加数 Ai 和 Bi，还有一个来自低位送来的进位数 Ci-1 。这 三个数相加，得出本位和数（全加和数）Si 和进位数 Ci。这就是“全 加” 2) 全加器的逻辑状态表：（参见 PP349 表 13.5.2） 1） 全加器可用两个半加器和一个或门组成(如图 P350、13.5.2a) 2） 全加器的图形符号（P350、图 13.5.2b） 3） 全加器的应用举例 【题】用四个全加器组成一个逻辑电路以实现两个四位的二进制数 A---1101（十进制为 13） 和 B—1011（十进制为 11）的加法运算。 【解】逻辑电路如图，和数是 S—11000（十进制数为 24） 根据全加器的逻辑状态表自行分析。 这种全加器的任意一位的加法运算都必须等到低位加法完成送来进位时才能进行。这 种进位方式称为串行进位。T692 集成加法器就是这种串行加法器。 ２． 习题讨论： 1) 逻辑代数和普通代数有什么区别？ 2) 能否将 AB=AC，A+B=A+C，A+AB=A+AC 这三个逻辑式化简为 B=C？ 3) 逻辑函数的三种表示法（逻辑状态表、逻辑式、逻辑图）之间是如何转换的？ 哪种是唯一的。 A oS oC Ao Bo =1 & ∑ B CO S C 半加器逻辑图及其图形符号 C0 1 C1 1 C2 1 C3 1 1 A0 1 A0 1 B1 0 A1 0 B2 1 B3 1 A2 2 1 A3 S0 0 S1 0 S2 0 S3 1 ∑ CO C1 ∑ CO C1 ∑ CO C1 ∑ CO C1
第2次课编码器、译码器 学时:2学时 二.目的要求 1.理解编码器、译码器的概念 2.掌握译码器功能及其应用 三.重点:译码器功能及应用 四难点:集成译码器应用 五,教学方法:多媒体 六.习题安排:13.4.9、13.4.11 七、主要内容 13.6编码器 ●编码:用数字或某种文字和符号来表示某一对象或信号的过程,称为编码 十进制编码器 ●二-十进制编码器: 将十进制的十个数码编成二进制代码的电路。常称10/4线编码器 设计步骤 (1)确定二进制的编码位数 输入十个数码,输出四位二进制代码 (2)列编码表 见P352的表13.6.1 (3)由编码表写出逻辑式 见P352 (4)由逻辑式画出逻辑图 见P353图13.6.1 3.二进制编码器 o12 ■■ ■■■ ■■■ 二进制编码器是由n位二进制数表示 2个信号的编码电路,以图13.6.2所3 示的8线-3线编码器为例说明其工作原5 理。八个输入端~工为低电平有效,其真6 值表如表13.6.2所示。~k为输出端,当 某一个输入端为低电平时,就输出与该输人 图13.628线-3线编码器 端相对应的代码 表13.6.2中三个输出信号的逻辑函数为: Y2 八个被编码的对象可以是十进制数码中的八个,也可以是任意其他八个开关量。如果用 个与门来实现8线一3线编码,输入量应是高电平有效
第 2 次课 编码器、译码器 一．学时:2 学时 二.目的要求: 1. 理解编码器、译码器的概念 2. 掌握译码器功能及其应用 三.重点:译码器功能及应用 四.难点:集成译码器应用 五．教学方法：多媒体 六．习题安排：13.4.9 、13.4.11 七、主要内容 13．6 编码器 ⚫ 编码：用数字或某种文字和符号来表示某一对象或信号的过程，称为编码 1．二-十进制编码器 ⚫ 二-十进制编码器： 将十进制的十个数码编成二进制代码的电路。常称 10/4 线编码器 2．设计步骤 （1） 确定二进制的编码位数 输入十个数码，输出四位二进制代码 （2） 列编码表 见 P352 的表 13.6.1 （3） 由编码表写出逻辑式 见 P352 （4） 由逻辑式画出逻辑图 见 P353 图 13.6.1 3.二进制编码器 二进制编码器是由 n 位二进制数表示 2 n 个信号的编码电路，以图 13.6.2 所 示的 8 线—3 线编码器为例说明其工作原 理。八个输入端 为低电平有效，其真 值表如表 13.6.2 所示。Y0~Y2 为输出端，当 某一个输入端为低电平时，就输出与该输人 端相对应的代码。 表 13.6.2 中三个输出信号的逻辑函数为： 2 4 5 6 7 Y = I I I I 1 2 3 6 7 Y = I I I I 0 1 3 5 7 Y = I I I I 八个被编码的对象可以是十进制数码中的八个，也可以是任意其他八个开关量。如果用 三个与门来实现 8 线—3 线编码，输入量应是高电平有效。 13.6.2
表1362二进制编码器真值表 13.7译码器和数字显示 1.二进制译码器(3/8线译码器为例说明) (1)译码过程 ①列出译码器的状态表 设输入三位进制代码为ABC输出八个信号低电平有效设为Y0~y7,列状态表 如表13.71(P354) ②由状态表写出逻辑式 Y=m, mi=mi(A, B,C),i=0-7 ③由逻辑式画出逻辑图(P355图137.1) 3/8线译码器,最常用的是CT74LS138型译码器,表就是它的功能表。还有一个使 能端S1和两个控制端S2、S3 (2)分类 ①3/8线译码器 ②24线译码器 ③4/16线译码器。 (3)例题分析P355 2.二一十进制显示译码器 (1)功能:能够把“8421”二一十进制代码译成能用显示器件显示出的十进制数 (2)常用的显示器件 ①半异体数码管 ②液晶数码管 ③荧光数码管 (3)七段显示译码器 ①七段显示译码器的功能是把“8421”二一十进制代码译成对应于数码管的七 个字段信号,驱动数码管,显示出相应的十进制数码 ②CT74LS247型译码器功能表:P358 试灯输入端LT非、灭灯输入端BI非、灭灯红酒绿输入端RBⅠ非三个输入端 均为低电平有效,在正常工作时这三个输入端均接高电平
13.6.2 13．7 译码器和数字显示 1.二进制译码器( 3/8 线译码器为例说明) (1)译码过程 ① 列出译码器的状态表 设输入三位进制代码为 ABC,输出八个信号低电平有效,设为 Y0 ~Y7 ,列状态表 如表 13.7.1(P354) ② 由状态表写出逻辑式: Yi = mi mi=mi(A,B,C), i=0~7 ③由逻辑式画出逻辑图(P355 图 13.7.1) ⚫ 3/8 线译码器，最常用的是 CT74LS138 型译码器，表就是它的功能表。还有一个使 能端 S1 和两个控制端 2 S 、 3 S (2)分类： ①3/8 线译码器 ②2/4 线译码器 ③4/16 线译码器。 （3）例题分析 P355 2．二—十进制显示译码器 （1）功能：能够把“8421”二—十进制代码译成能用显示器件显示出的十进制数。 （2）常用的显示器件 ①半异体数码管 ②液晶数码管 ③荧光数码管 （3）七段显示译码器 ①七段显示译码器的功能是把“8421”二—十进制代码译成对应于数码管的七 个字段信号，驱动数码管，显示出相应的十进制数码。 ②CT74LS247 型译码器功能表：P358 试灯输入端 LT 非、灭灯输入端 BI 非、灭灯红酒绿输入端 RBI 非三个输入端 均为低电平有效，在正常工作时这三个输入端均接高电平
