§3.1集成电路工艺层 叠放过程完成后的各层情形 Layer MI Layer MI Insulator+☑777 Substrate (a)Side view (b)Top view Figure 3.2 Layers after the stacking process is completed 2018-9-5 第3章CMOS集成电路的物理结构 §3.1集成电路工艺层 加上另一层绝缘层和第二层金属层 Layer MI Layer M2 +Insulator Layer MI Insulator Layer M2→■ Substrate (a)Side view (b)Top view Figure 3.3 Addition of another insulator and a second metal layer ?侧视图显示叠放顺序 冬绝缘层将两金属层分隔开，所以它们在电气上不同 冬每层的图形由顶视图表示 2018-9-5 第3章CMOS集成电路的物理结构2018-9-5 第3章 CMOS集成电路的物理结构 3 叠放过程完成后的各层情形 §3.1 集成电路工艺层 2018-9-5 第3章 CMOS集成电路的物理结构 4 §3.1 集成电路工艺层 加上另一层绝缘层和第二层金属层 ™侧视图显示叠放顺序 ™绝缘层将两金属层分隔开，所以它们在电气上不同 ™每层的图形由顶视图表示