第三章12位，100兆DAC各部分的设计和仿真 开关控制信号的不同步是导致glitch的主要原因。为解决这一问题，在每一 个开关晶体管前加锁存器。这样可以避免局部译码器中行和列选择信号的时钟偏 差。另外，版图时应尽量使锁存器输出端的互连电容相同。然而由于低5位二进 制译码，其同步性会比MSB差，高频时可能出现问题。本文中采用的latch结构 如图3.5所示4]，利用输出信号上升时间大于下降时间来降低输出信号的交点， 保证后级开关管不会同时关断。 Latch具体的作用如下： 1)它自动解决输入信号的同步性问题。 2) 因为电流源晶体管漏端电压的变化主要发生在两个开关控制信号同时处在 关断状态的时候，而Latch使电流源开关的两个反相控制信号严格同步，通过调 节管子的尺寸可以控制Latch输出信号的交点，避免两个开关管同时处于关断状 态，所以电流源晶体管漏端电压的变化带来的误差可以被控制得足够小。 其中交点的最优值可根据下式确定： 12L Vxop =(VGS2-VT)= 2 2K W, 注意由于开关管由两个晶体管串联而成，所以L=2L2。 图3.5锁存器的结构 根据计算结果设计P管和N管的尺寸，降低输出信号的交点。 输出信号理想波形如图3.6，实际仿真结果如图3.7所示。 公第三章 12 位，100 兆 DAC 各部分的设计和仿真 17 开关控制信号的不同步是导致glitch的主要原因。为解决这一问题，在每一 个开关晶体管前加锁存器。这样可以避免局部译码器中行和列选择信号的时钟偏 差。另外，版图时应尽量使锁存器输出端的互连电容相同。然而由于低5位二进 制译码，其同步性会比MSB差，高频时可能出现问题。本文中采用的latch结构 如图3.5所示[4]，利用输出信号上升时间大于下降时间来降低输出信号的交点， 保证后级开关管不会同时关断。 Latch具体的作用如下： 1） 它自动解决输入信号的同步性问题。 2） 因为电流源晶体管漏端电压的变化主要发生在两个开关控制信号同时处在 关断状态的时候，而Latch使电流源开关的两个反相控制信号严格同步，通过调 节管子的尺寸可以控制Latch输出信号的交点，避免两个开关管同时处于关断状 态，所以电流源晶体管漏端电压的变化带来的误差可以被控制得足够小。 其中交点的最优值可根据下式确定： 2 2 1 12 ( ) 2 2 Xopt GS T P IL V VV K W = −= 注意由于开关管由两个晶体管串联而成，所以 2 L L = 2 。 图3.5 锁存器的结构 根据计算结果设计P管和N管的尺寸，降低输出信号的交点。 输出信号理想波形如图3.6，实际仿真结果如图3.7所示