中国科学技术大学物理系微电子专业 DBL效应与器件穿通 DBL即漏电压感应源势垒下降效应,是器件二维效应与 强电场效应结合的结果。当漏结加较大的电压时,结电场 向源区发展,因为沟道很窄,使漏结电场与源结相耦合, 当ⅴDS高到一定程度,漏的结电场就会影响源p结的势垒, 使之降低,这便是DIBL效应。一个明显结果是使Ⅴ降低, 因为源势垒下降,就可用较低栅压使器件开启。 因为在一定的vDs下,Lg越小DBL导致的越大,因此 DⅠBL产生 TRoll off,而且VDs越高,Ⅴ roll of效应越 显著。同时DIBL效应会影响 MOSFET的亚阈区特性,包 括使S和Iof"化。因此在深亚微米与亚0.1微米的设计中 要避免或抑制DIBL效应。 Semiconductor Devices 2021/2/8中国科学技术大学物理系微电子专业 2021/2/8 10 Semiconductor Devices • DIBL效应与器件穿通 DIBL即漏电压感应源势垒下降效应，是器件二维效应与 强电场效应结合的结果。当漏结加较大的电压时，结电场 向源区发展，因为沟道很窄，使漏结电场与源结相耦合， 当VDS高到一定程度，漏的结电场就会影响源pn结的势垒， 使之降低，这便是DIBL效应。一个明显结果是使VT降低， 因为源势垒下降，就可用较低栅压使器件开启。 因为在一定的VDS下，Lg越小DIBL导致的越大，因此 DIBL也产生VT roll off，而且VDS越高，VT roll off效应越 显著。同时DIBL效应会影响MOSFET的亚阈区特性，包 括使S和Ioff退化。因此在深亚微米与亚0.1微米的设计中 要避免或抑制DIBL效应