实验1.DDC的设计与验证 L956 步骤3：DDC(FPGA)算法实现、测试与实验验证 3.硬件模块功能实现与测试：ADDA测试 1)带通采样实现与验证 Name ·输入10.1MHz的正弦信号； ADC1D DAC1_D ·AD使用3.2Msps采样率； 耦合 D/A数据率为40.4Msps; 直流 宽限 ·FPGA输入时钟为25MHz; 子产 代/格 且调 ·A/D、D/A时钟信号用锁相环IP产生 反相 C花50m7M70g CH2/-80.0mN 28--13102 496382Hu 1313  步骤3:DDC(FPGA)算法实现、测试与实验验证 3. 硬件模块功能实现与测试：AD/DA测试 1）带通采样实现与验证 • 输入 的正弦信号； • A/D使用 采样率； • D/A数据率为 ； • FPGA输入时钟为 ； • A/D、D/A时钟信号用锁相环IP产生 10.1MHz 3.2Msps 40.4Msps 25MHz 实验1. DDC的设计与验证