第一章 VHDL的程序结构和软件操作 第二章 数据类型与数据对象的定义 第三章 并行赋值语句 第四章 顺序赋值语句 第五章 组合逻辑电路的设计 第六章 时序逻辑电路的设计 第七章 子程序、库和程序包 第八章 CPLD和FPGA的结构与工作原理 第九章 数字钟电路的设计

一、数字电路根据其工作特点和结构的不同可以分为两大类:组合电路——不具备有记忆功能

认识实验 集成逻辑门电路 组合电路实验 555定时器的应用

上面介绍了动态显示电路

一、维持阻塞型DFF 1.电路结构：基本触发器+触发引导电路

一、二极管“与门”电路 二、二极管“或门”电路 三、“非”门电路（反相器）

第八节 组合逻辑电路中的竞争冒险

第一节 概述 第二节 组合逻辑电路的分析和设计

6.4 计数器 6.4.3 集成计数器 6.5 时序逻辑电路的设计方法

6.1 概述 6.2 时序逻辑电路的分析 6.3 寄存器、移位寄存器