第一章 VHDL的程序结构和软件操作 第二章 数据类型与数据对象的定义 第三章 并行赋值语句 第四章 顺序赋值语句 第五章 组合逻辑电路的设计 第六章 时序逻辑电路的设计 第七章 子程序、库和程序包 第八章 CPLD和FPGA的结构与工作原理 第九章 数字钟电路的设计

一、数字电路根据其工作特点和结构的不同可以分为两大类:组合电路——不具备有记忆功能

一、显示电路 二、移位寄存器电路

认识实验 集成逻辑门电路 组合电路实验 555定时器的应用

一、维持阻塞型DFF 1.电路结构：基本触发器+触发引导电路

一、二极管“与门”电路 二、二极管“或门”电路 三、“非”门电路（反相器）

第一节 寄存器 第二节 计数器 第三节 一般时序电路

第一节 概述 第二节 组合逻辑电路的分析和设计

4.4.1 编码器 4.4.2 译码器/数据分配器 4.4.3 数据选择器 4.4.4 数值比较器 4.4.5 算术运算电路

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第六章 时序逻辑电路 6.1 时序电路的基本分析和设计方法