1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

《电力电子技术》是电气工程及其自动化、自动化等专业的三大电子技术基础课程 之一，实验环节是这些课程的重要组成部分。通过实验，可以加深对理论的理解，培养 和提高学生独立动手能力和分析、解决问题的能力

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

一、EDA（Electronic Design Automation） 二、ASIC（Application Specific Integrated Circuit） 三、FPGA（Field Programmable Gate-Array） 四、CPLD（Complex Programmable Logic Device） 五、SOC（System On a Chip）

Review VHDL程序组成部分及其功能

一、理解什么是正向设计方法 二、 HDL在EDA设计中的作用 三、 VHDL的特点

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：

第一节 逻辑仿真 第二节 电路综合