一． 4位加法计数器设计 二． 8位数码管显示扫描电路设计 三． 13分频器电路设计

7. VHDL代码中的时序逻辑和组合逻辑表达 8. 语句的执行时间问题 （顺序语句 & 并行语句） 9. 基本单元电路的VHDL代码 （三态门，双向缓冲器，计数器，D触发器，译码器……） 11. 复杂代码结构 (子程序; 元件; 块; 包) 12. 属性定义语句 13. 库的使用

1. 什么是有限状态机？ 2. FSM的应用 3. 使用FSM设计电路有何好处？ 4. VHDL代码FSM的组成、分类 5. 单进程状态机 & 多进程状态机 6. Moore状态机 & Mealy状态机 7. 状态编码的选择 8. 状态机应用实例：SDRAM控制器

1. 课程内容介绍 2. 先修课程 3. 学习本课程的用途 4. 参考书籍 5. 相关网络资源 6. 课时安排 7. 考核方式

5.1 4位加法计数器的VHDL描述 5.2不同工作方式的时序电路设计 5.3 数据对象DATA OBJECTS

实验一 三人多数表决电路 实验二 用 74LS161 设计同步 12 进制计数器 实验三 用 VHDL 文本设计输入方法 实现组合逻辑电路 实验四 用 VHDL 文本设计输入方法 实现触发器 实验五 利用例化语句进行层次化设计 实验六 并行置位的移位寄存器 实验七 数字频率计设计 实验八 有限状态机设计——用状态机实现序列检测器的设计

6.1 原理图方式设计初步 6.2 较复杂电路的原理图设计 6.3 参数可设置LPM宏功能块应用

7.1 一般有限状态机的设计 7.2 Moore型有限状态机的设计 7.3 Mealy型有限状态机的设计

一． 时序分析的基本概念和术语 二． Quartus II中的时序约束设置 三． Quartus II中的时序分析 四． Quartus II中的编译报告 五． FPGA芯片的时序指标举例

14. 复杂代码设计要领 15. 层次化设计与元件语句（component ） 16. 代码复制（generate定义语句） 17. 复杂电路的代码结构