10.8 现场可编程门阵列 FPGA:Field Programmable Gate Array 10.9 在系统可编程器件 ISP-PLD:In System Programmability PLD

1.1 (1) (2) (3) (4) 1.3 (1) (2) 1.4 (1) (2) (3) 1.8 (1) (2) (3) 1.7 (1) (2) (3) 1.6 (1) (2) (3)

1.1 将下列各式写成按权展开式： （352.6）10=3×102+5×101+2×100+6×10-1 （101.101）2=1×2

1.1 (1) (2) (3) (4) 1.3 (1) (2) 1.4 (1) (2) (3) 1.8 (1) (2) (3) 1.7 (1) (2) (3) 1.6 (1) (2) (3)

(1)三态输出与非门组成及工作原理

2.1 (1) (2) (3) 2.4 (1) (2) (3) 2.10 (1) (2) 2.14 2.13 (1) 2.12 (1) (3) (4) 2.11 (1) (2)

1.逻辑函数的卡诺图表示 (1) 卡诺图的构成

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验一 TTL门电路的逻辑变换及测试（1/3）

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验一 TTL门电路的逻辑变换及测试（3/3）

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验一 TTL门电路的逻辑变换及测试（2/3）