第一节 概述 第二节 基本RS触发器 第三节 同步触发器

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

4.1 单片机中断技术概述 4.2 AT89S52的中断系统结构 4.2.1 中断请求源 4.2.2 中断请求标志寄存器 4.3 中断允许与中断优先级的控制 4.3.1 中断允许寄存器IE 4.3.2 中断优先级寄存器IP 4.4 响应中断请求的条件 4.5 外部中断的响应时间 4.6 外部中断的触发方式选择 4.6.1 电平触发方式 4.6.2 跳沿触发方式 4.7 中断请求的撤销 4.8 中断服务子程序的应用设计 4.9 多外部中断源系统设计 4.9.1 定时器/计数器作为外部中断源的使用方法 4.9.2 中断和查询结合的方法 4.9.3 用优先权编码器扩展外部中断源

4-1 概述 4-3 触发器的逻辑功能及其描述方法 4-2 触发器的电路结构与动作特点

6.2触发器 触发器具有以下基本特点: 1.有两个稳定状态---0状态和1状态,能存储一位二进制信息(数或代码) 2.能根据输入信号置成0状态和1状态 3.输入信号消失以后,能将置成的状态保存下来。触发器是具有记忆功能的基本单元电路

第10章触发器和时序逻辑电路 10.1触发器 10.2计数器 10.3寄存器 10.4脉冲信号的产生与波形变换

5.1 时序电路概述 5.2 基本触发器 5.3 集成触发器 5.4 时序图的绘制

3.1.2基本RS触发器 (1)逻辑电路及逻辑符号 (2)RS触发器的特征表

本章首先讨论几种由集成与非门构成的双稳态触发器。然后讨论由双稳态触发器组成的各种寄存器、计数器。最后举出实例

第10章触发器和时序逻辑电路 10.1触发器 10.2计数器 10.3寄存器 10.4脉冲信号的产生与波形变换