异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的

5.1 异步时序逻辑电路的特点及模型 5.2 脉冲异步时序逻辑电路 5.3 电平异步时序逻辑电路的分析与设计

学习要求： 了解时序电路的基本结构、分类和常用的描述方法 熟悉各种触发器的功能和使用 熟练掌握同步时序电路分析和设计的基本方法 熟悉状态图的建立，状态简化和状态分配的各个重要 环节 时序逻辑电路模型 同步时序逻辑电路的结构 同步时序逻辑电路的描述 状态表和状态图 触发器 基本 R － S 触发器 时钟控制 R － S 触发器 D 触发器 J － K 触发器 T 触发器 同步时序逻辑电路分析 同步时序逻辑电路设计 同步时序逻辑电路的分析方法 同步时序逻辑电路的设计 同步时序逻辑电路设计举例 建立原始状态图 状态简化 状态编码 ( 状态分配 ) 确定激励函数和输出函数 画出逻辑电路图

电子技术（模拟、数字电子技术）_第22章 触发器和时序逻辑电路 (1/3)

电子技术（模拟、数字电子技术）_第22章 触发器和时序逻辑电路 (2/3)

宣城市工业学校：《电子线路》课程教学资源（试题习题）时序逻辑电路（含解答）

14.1 触发器 14.1.3 J-K触发器 14.3 计数器

14.1 触发器 R-S触发器 D触发器 14.2 寄存器

11、1双稳态触发器 11、2寄存器 11、3计数器 11、4555定时器 11、16数模和模数转换

吉林师范大学：物理教学实验课件（PPT讲稿）时序逻辑电路测试与设计-R