第五章异步时序 逻辑电路
第五章 异步时序 逻辑电路
⑤1异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 •各触发器的时钟端全部连接在一起，并接在系 统时钟端； •只有当时钟脉冲到来时，电路的状态才能改变， •改变后的状态将一直保持到下一个时钟脉冲 的到来，此时无论外部输入x有无变化； •状态表中的每个状态都是稳定的
5.1 异步时序逻辑电路的特点及模型 1. 同步时序逻辑电路的特点 •各触发器的时钟端全部连接在一起，并接在系 统时钟端； •只有当时钟脉冲到来时，电路的状态才能改变; •改变后的状态将一直保持到下一个时钟脉冲 的到来，此时无论外部输入x有无变化； •状态表中的每个状态都是稳定的。 5.1
2.异步时序逻辑电路的特点 ·电路中除可以使用带时钟的触发器外，还可以 使用不带时钟的触发器和延迟元件作为存储元 件； •电路中没有统一的时钟； 电路状态的改变由外部输入的变化直接引起
2. 异步时序逻辑电路的特点 • 电路中除可以使用带时钟的触发器外，还可以 使用不带时钟的触发器和延迟元件作为存储元 件； •电路中没有统一的时钟； •电路状态的改变由外部输入的变化直接引起
根据外部输入是脉冲信号还是电平信号， 可将异步时序逻辑电路分为脉冲异步时序电路 和电平异步时序电路。 X Z X Z 组合 组合 逻辑 m 逻辑 Y Y 存储电路 存储电路 触发器 △t4 延迟元件 触发器 延迟元件 △t
组 合 逻 辑 触发器 触发器 x1 Z1 y1 Y1 Yr yr xn Zm 存储电路 组 合 逻 辑 延迟元件 x1 Z1 y1 Y1 Yr yr xn Zm 存储电路 延迟元件 Δ 1 t r Δ t 根据外部输入是脉冲信号还是电平信号， 可将异步时序逻辑电路分为脉冲异步时序电路 和电平异步时序电路
5,2脉冲异步时序逻辑电路 对输入脉冲信号的两点限制： ·在两个或两个以上的输入线上不允许同时出现 脉冲信号； ·第二个输入脉冲的到达，必须在第一个输入脉 冲所引起的整个电路响应结束之后
5.2 脉冲异步时序逻辑电路 对输入脉冲信号的两点限制： • 在两个或两个以上的输入线上不允许同时出现 脉冲信号； • 第二个输入脉冲的到达，必须在第一个输入脉 冲所引起的整个电路响应结束之后。 5.2
2:献冲异步时序逻辑电路的分析 分析方法基本上与同步时序逻辑电路相似， 只是要注意触发器时钟端的输入情况。在同步时 序电路中，时钟端的输入仅为“时间
5.2.1 脉冲异步时序逻辑电路的分析 分析方法基本上与同步时序逻辑电路相似， 只是要注意触发器时钟端的输入情况。在同步时 序电路中，时钟端的输入仅为“ 时间” 。 5.2.1
分析步骤如下： (1)写出电路的输出函数和激励函数表达式。 (2)列出电路的状态转移真值表或写出次态方程组。 (3)作状态表和状态图。 (4)画出时间图和用文字描述电路的逻辑功能。 从分析步骤来看，异步时序电路的分析与 同步时序电路分析相同，但是每一步实施时又有 所不同。下面通过例子介绍脉冲异步时序电路的 分析方法
分析步骤如下： (1) 写出电路的输出函数和激励函数表达式。 (2)列出电路的状态转移真值表或写出次态方程组。 (3) 作状态表和状态图。 (4) 画出时间图和用文字描述电路的逻辑功能。 从分析步骤来看，异步时序电路的分析与 同步时序电路分析相同，但是每一步实施时又有 所不同。下面通过例子介绍脉冲异步时序电路的 分析方法
例：分析下图所示的脉冲异步时序逻辑电路 & P2 D2 &
例：分析下图所示的脉冲异步时序逻辑电路 z x2 x CP2 D2 & & y2 y1 CP1 D1
解： ·写出输出函数和激励函数表达式 Z=xy2y1 D22 CP2-xy1 Dj-y2 CP1-x
解： •写出输出函数和激励函数表达式 Z=xy2y1 D2=y2 CP2=xy1 D1=y2 CP1=x
Z-xy2y1 •作状态转移真值表： D22 CP2-xy1 D=y2 CP=x 输入 现 态 激励函数 次 态 输出 y2 y1 CP2D2CP Dy2(+D)y (O+1) Z 1 0 0 0111 01 0 1 01 1111 1 1 0 1 1 0 0010 1 0 0 1 11 1010 0 0 1
现 态 y2 y1 0 0 1 1 输 入 x 次 态 y2 (n+1) y1 (n+1) 0 1 1 0 输 出 Z 0 0 0 1 激励函数 CP2D2CP1D1 1 1 1 1 0 1 0 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 1 0 1 •作状态转移真值表: Z=xy2y1 D2=y2 CP2=xy1 D1=y2 CP1=x
