8-2 在图8-62所示的电路中，设集成运放的最大输出电压为±12V， R1=10KΩ,RF=90KΩ,R’=R1 //RF，Ui=0.5V，求正确情况下的UO。如果 Ui=1.5V，UO又是多大？如果R1因虚焊而断开，电路处于什么工作状 态？UO是多大？如果RF断开，情况又如何？

1-8 图1-28所示电路中，ui=10sin100t V， 二极管为理想的。分别画出他们的输出 波形和传输特性曲线，u0=f (ui)

2.6.1分块矩阵的乘法,准对角阵的乘积和秩 1、矩阵的分块和分块矩阵的乘法 设A是属于K上的m×n矩阵,B是K上n×k矩阵,将A的行分割r段,每段分别包 含m,m2,,m,个行,又将A的列分割为s段,每段包含nn2,n个列。于是A可用 小块矩阵表示如下: A1A12… A=4424

1、压缩 a=2→ x(2t) 2、右移 b=1→x[2(t-1)] 3、翻转 t → (-t)→x(-2t-2)

4-1:(1)()ZnZn2+cd2+cd(+)(2)(-)(C)Fe2+,Fe3+AgAg(+) 4-2根据标准电极电势数据分析,只能选Fe 4-4:(1)E=0.0113V,Pb(+);(2)E=0.0477V

Chapter 1 Signals and Systems (1) A simple RC circuit Source voltage Vs and Capacitor voltage Vc (2) An automobile

1.1 数制与BCD码 1.1.1 常用数制 1.1.2 几种简单的编码 1.2 逻辑代数基础 1.2.1 基本逻辑运算 1.2.2 复合逻辑运算 1.2.3 逻辑电平及正、负逻辑 1.2.6 逻辑函数的化简 1.2.5 逻辑函数的标准形式 1.2.4 基本定律和规则

6.1 存储器 6.1.1 ROM (Read-Only Memory) 6.1.2 随机存取存储器 (RAM) 6.2 可编程逻辑器件（PLD) 6.2.1 可编程阵列逻辑(PAL) 6.2.2 通用阵列逻辑(GAL) 6.2.3 PLD的开发过程 6.3 VHDL语言 6.3.1 VHDL基本结构与语法 6.3.1.1 VHDL的组成 6.3.1.2 实体（Entity) 6.3.1.3 结构体 (Architecture) 6.3.1.4 程序包 (Package) 与 USE 语句 6.3.1.5 库 (Library) 6.3.1.6 VHDL运算符 6.3.1.7 数据对象 6.3.1.8 VHDL常用语句 6.3.1.9 元件及元件例化 6.3.1.10 配置 (configuration) 6.3.1.11 子程序 6.3.1.12 其他：属性、时钟的表示 6.3.1.13 VHDL的模板 6.3.1.14 常见错误 6.3.1.15 保留字

4.污染源评价与总量控制 4.1污染源调查 4.1.1污染源及污染物 4.1.2污染源调查 4.2污染物排放量的确定 4.2.1物料衡算法 4.2.2经验系数法 4.2.3实测计算法 4.3污染源评价 4.3.1污染源评价的概念和目的 4.3.2等标污染指数 4.3.3等标污染负荷 4.3.4污染负荷比 4.4总量控制和排污许可证制度

5.1 MSI构成的时序逻辑电路 5.1.1 寄存器和移位寄存器 5.1.2 计数器 5.1.3 移位寄存器型计数器 5.2 时序逻辑电路的分析方法 5.2.1 同步时序逻辑电路的分析方法 5.2.2 异步时序逻辑电路的分析方法 5.3 同步时序逻辑电路设计方法 5.3.1 用SSI设计同步时序逻辑电路 5.3.2 用MSI设计同步时序逻辑电路