实验准备及常规仪器设备使用 分立元件及负反馈放大电路设计 测量放大器 晶体管输出特性曲线测试电路 模拟乘法器及调幅与检波电路 LC三点式振荡器 数字电路的FPGA应用实验 脉冲电路及其应用 综合实验 锁相环及频率调制与解调电路 运放基本应用电路

实验一 逻辑门电路测试之一 实验二 逻辑门电路测试之二 实验三 单稳态电路与无稳态电路 实验四 晶体振荡器 实验五 组合逻辑电路的应用 实验六 计数器和脉宽测量 实验七 同步时序系统设计 实验八 单次同步时序系统设计 实验九 程序控制反馈移位寄存器 实验十 m序列 实验十一 数字锁相环 实验十二 模数与数摸转换 实验十三 可同步时序系统设计仿真 实验十四 程序控制反馈移位寄存器仿真

1、跟踪特性 一个已经锁定的环路,当输入信号稍有变化时, VCO的频率立即发生相应的变化,最终傅。=f 这种使压控振荡器的振荡频率f随输入信号频率f 学习工性学院 变化而变化的性能,称为环路的跟踪特性

若环路原本是失锁的，但环路能够通过自身的调节由失锁进入锁定的过程称为捕捉过程

一、位同步系统的性能及其相位误差对性能的影响 与载波同步系统相似,位同步系统的性能指标主要有相位误差、同步建立时 间、同步保持时间及同步带宽等。下面结合数字锁相环介绍这些指标,并讨论相 位误差对误码率的影响

8.1 正弦波振荡电路 8.2 电压比较器 8.3 非正弦波发生电路 8.4 利用集成运放实现的信号转换电路 8.5 锁相环及其在电路中的运用

基本原则之一：面积和速度的平衡与互换； 基本原则之二：硬件原则； 基本原则之三：系统原则； 基本原则之四：同步设计原则； 基本设计思想与技巧之一：乒乓操作； 基本设计思想与技巧之二：串并转换； 基本设计思想与技巧之三：流水线操作； 基本设计思想与技巧之四：数据接口的同步方法； 常用模块之一：RAM; 常用模块之二：全局时钟资源与时钟锁相环； 常用模块之三：全局复位/置位信号； 常用模块之四：高速串行收发器。 HDL语言的层次含义； ·Coding Style的含义； ·结构层次化编码； ·模块的划分的技巧； 比较判断语句case和if...else的优先级； 慎用锁存器(Latch); ·使用Pipelining方法优化时序； 模块复用与Resource Sharing; 逻辑复制； 香农扩展； 信号敏感表； 复位逻辑； FSM设计的一般型原则； 用Verilog语言设计FSM的技巧； ·CPLD原理与设计方法

7.5 集成锁相环介绍 7.5.1 集成锁相环分类 7.5.2 工艺特点与频率范围 7.5.3 实验用集成锁相环NE565电路分析 7.5.4 数字锁相环 7.6 PLL电路实例与应用举例 7.6.1 PLL的基本特性与应用领域 7.6.2 窄带跟踪滤波器（锁相接收机）--载波跟踪环 7.6.3 相干解调器中的载波恢复电路--平方环 7.6.4 锁相鉴频--调制跟踪环 举例 PLL小结

介绍提高采样精度的锁相环同步采样技术,该方法适用于电网有畸变及频率有波动的电网测量,并提出了实现方案

第1章 简介 第3章 图示法 第2章 模拟PLL的传递函数 第4章 数字PLL:传递函数与相关工具 第5章 跟踪 第6章 加性噪声的影响 第7章 相位噪声的影响 第8章 锁相捕获 第9章 振荡器 第11章 环路滤波器 第10章 检相器 第12章 电荷泵锁相环 第13章 数字（采样）锁相环 第14章 异常锁定 第16章 锁相调制器与解调器 第15章 PLL频率合成器 第17章 锁相环的其他应用