重点： 1. 阻抗和导纳； 2. 正弦稳态电路的分析； 3. 正弦稳态电路的功率分析； 4. 串、并联谐振的概念； 9.1 阻抗和导纳 9.2 阻抗（导纳）的串联和并联 9.3 正弦稳态电路的分析 9.5 正弦稳态电路的功率 9.6 复功率 9.7 最大功率传输 9.8 串联电路的谐振 9.9 并联电路的谐振

§7.1 电解质溶液的导电机理及法拉第定律 §7.2 离子的迁移数 §7.3 电导、电导率和摩尔电导率 §7.4 平均离子活度因子及德拜-休克尔极限公式 §7.5 可逆电池及其电动势的测定 §7.6 原电池热力学 §7.7 电极电势和液体接界电势 §7.8 电极的种类 §7.9 原电池设计举例 §7.10 原电池设计举例分解电压 §7.11 原电池设计举例极化作用 §7.12 原电池设计举例电解时电极反应

为了改善M2高速钢中的碳化物分布，通过数值模拟详细分析了结晶器旋转对M2高速钢电渣重熔过程温度场、金属熔池形状的影响，并进一步通过实验室双极串联结晶器旋转电渣炉研究了旋转速率对M2高速钢电渣重熔过程的影响。采用扫描电镜观察并分析了结晶器旋转对电渣锭中碳化物形貌、分布的影响；采用小样电解萃取实验，分析了结晶器旋转速率对碳化物组成的影响。结果发现，随着结晶器旋转速率的增加，渣池的高温区从芯部向边部迁移，温度分布更加均匀；金属熔池的深度变浅，两相区的宽度收窄，从而导致局部凝固时间降低、二次枝晶间距减小。与此相对应，随着结晶器旋转速率的增加，M2电渣锭的渣皮更薄、更加均匀，结晶器对电渣锭的冷却强度更大，碳化物网格开始破碎、变薄，碳化物由片状改变为细小的棒状。X射线衍射分析表明，不论结晶器是否旋转，碳化物的类型始终不变，由M2C、MC和M6C组成，但是随旋转速率增加M2C含量增加，MC和M6C含量降低。碳化物组织得以改善的主要原因在于，结晶器旋转导致金属熔池深度降低、两相区宽度收窄，改善了凝固条件，减轻了元素偏析

他励直流电动机的机械特性 一、机械特性的表达式 定义:在电动机的电枢电压、励磁电流、电枢回路电阻为恒值条件下,电机的转速与电磁转矩之间的关系:

采用挤出式3D打印技术制备锂离子电池电极，选取三元镍钴锰酸锂（LiNi0.5Co0.2Mn0.3O2）作为正极活性材料，以去离子水、羟乙基纤维素和其他添加剂为溶剂来制备性能稳定且适合3D打印技术的锂离子电池正极墨水，利用流变仪、X射线衍射仪、电池测试仪、ANSYS模拟等探究了增稠剂种类和含量、墨水黏度、打印工艺等对墨水流变性质和可打印性能的影响。结果表明：选取羟乙基纤维素/羟丙基纤维素质量比为1∶1混合且质量分数为3%时，所制备的墨水黏度为20.26 Pa·s，此时墨水具有较好的流变性，打印过程出墨均匀，打印电极光滑平整，满足后期墨水的可打印性要求，经模拟分析，墨水黏度对墨水流动性影响明显；电极材料经超声分散、打印、烧结等过程后未造成原有晶体结构的改变；电极首次充放电容量分别为226.5和119.4 mA·h·g?1，经过20次循环后，电池充放电容量的变化率减小并趋于稳定，3D打印电极表现出良好的循环稳定性

6.1 二端口电路的方程和参数 一、开路与短路参数 二、传输参数 三、混合参数 6.2 二端口电路的等效 一、含独立源二端口电路等效 二、不含独立源二端口电路的等效 6.3 二端口电路的联接 一、级联 二、串联和并联 6.4 二端口电路的分析

《通信电路原理》课程课堂讨论题二 通信电路的机辅电路分析和系统仿真 模拟滤波器的分析和设计:390201 高频小信号放大器电路分析和设计:390202 C类放大器电路分析和设计:390203 振荡器电路分析和设计:390204 调幅和解调电路分析和设计:390205 每个专题的讨论时间不超过15分钟

一、电解质溶液的电导 电化学 (一)电导 电导G电阻的倒数,G=1/R 均匀导体的电导与导体的截面积A成正比,与导体的长度 成反比。 电导的单位:S(西门子)或-1(姆欧)

4.1三相异步电动机的结构及转动原理 4.2三相异步电动机的电磁转矩和机械特性 4.3三相异步电动机的运行与控制 4.4三相异步电动机的选择与使用 4.5单相异步电动机 4.6直流电动机

为了降低硬件开销，越来越多的加法器电路采用传输管逻辑来减少晶体管数量，同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究，提出一种基于摆幅恢复传输管逻辑（Swing restored pass transistor logic, SRPL）的全加器设计方案。该方案首先分析电路的阈值损失机理，结合晶体管传输高、低电平的特性，提出一种摆幅恢复传输管逻辑的设计方法；然后，采用对称结构设计无延时偏差输出的异或/同或电路，利用MOS管补偿阈值损失的方式，实现异或/同或电路的全摆幅输出；最后，将异或/同或电路融合于全加器结构，结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下，本文采用HSPICE仿真验证所设计的逻辑功能，与文献相比延时降低10.8%，功耗延时积（Power-delay product, PDP）减少13.5%以上