点击切换搜索课件文库搜索结果(418)
文档格式:PPT 文档大小:1.44MB 文档页数:61
1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介 PLA, PLD
文档格式:PPT 文档大小:2.13MB 文档页数:92
1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介
文档格式:PPT 文档大小:380.5KB 文档页数:18
第一章数字逻辑基础 第二章逻辑门电路 第三章组合逻辑电路 第四章时序逻辑电路引论 第五章时序逻辑电路的分析与设计 第六章存储器和可编程逻辑器件 第七章脉冲信号的产生与整形
文档格式:PPT 文档大小:486KB 文档页数:8
概述 组合逻辑电路(简称组合电路)任意时刻的输出信号仅 取决于该时刻的输入信号,与信号作用前电路原来的状 态无关 时序逻辑电路(简称时序电路)任意时刻的输出信号不 仅取决于该时刻的输入信号,而且还取决于电路原来的 状态,即与以前的输入信号有关
文档格式:PPT 文档大小:5.02MB 文档页数:174
4.1 时序电路概述 4.1.1 时序电路的一般形式 4.1.2 时序电路的分类 4.1.3 时序电路的描述方法 4.2 双稳态元件 4.2.1 S-R 锁存器 4.2.2 /S- /R 锁存器 4.2.3 带使能端的S- R 锁存器 4.2.4 D 锁存器 4.2.5 边沿触发D触发器 4.2.6 主从S-R 触发器 4.2.7 主从J-K 触发器 4.2.8 边沿触发J-K 触发器 4.2.9 T 触发器 4.3 同步时序电路的分析方法 4.4 计数器 4.4.1 二进制串行计数器 4.4.2 二进制同步计数器 4.4.3 用跳越的方法实现任意模数的计数器 4.4.4 强置位计数器 4.4.5 预置位计数器 4.4.6 修正式计数器 4.4.7 MSI 计数器及应用 4.5 寄存器 4.5.1 并行寄存器 4.5.2 移位寄存器 4.5.3 MSI寄存器应用举例 4.6 节拍分配器 4.6.1 计数型节拍分配器 4.6.2 移位型节拍分配器 4.6.3 MSI节拍分配器举例
文档格式:PPT 文档大小:294.5KB 文档页数:1
第1章数字电子技术基础 第2章组合逻辑电路 第3章时序逻辑电路 第4章脉冲信号的产生与整形 第5章数模和模数转换
文档格式:PPS 文档大小:63KB 文档页数:3
目录 第1章绪论 第2章逻辑代数基础 第3章逻辑门电路 第4章集成触发器 演示文 第5章脉冲信号的产生与整形 第6章组合逻辑电路 第7章时序逻辑电路 第8章数模与模数转换器 第9章半导体存储器 第10章可编程逻辑器件
文档格式:PPT 文档大小:8.69MB 文档页数:347
第一章 绪论 第二章 逻辑代数基础 第三章 逻辑门电路 第四章 集成触发器 第五章 脉冲信号的产生与整形 第六章 组合逻辑电路 第七章 时序逻辑电路 第八章 数模和模数转换器 第九章 半导体存储器
文档格式:PPT 文档大小:1.33MB 文档页数:38
前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、R-S和J-K触发器
文档格式:DOC 文档大小:1.13MB 文档页数:16
实验一:集成逻辑门电路的测试与使用 实验二:组合逻辑电路的设计 实验三:时序逻辑电路的设计 实验四:脉冲信号的产生与变换 实验五:A/D 和 D/A 转换器及其应用 实验六:序列信号发生器的设计(设计性)
首页上页1920212223242526下页末页
热门关键字
搜索一下,找到相关课件或文库资源 418 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有