前面讨论的组合逻辑电路的分析和设计, 是假定输入输出处于稳定的逻辑电平下进行 的。对于实际电路来说，当所有的输入信号 逻辑电平发生变化的瞬间，电路的输出可能 出现违背稳态下的逻辑关系，尽管这种不希 望有的输出是暂时的，但它仍会导致被控对 象的误动作。为此，组合电路设计完成后要 进行竞争与冒险分析

根据建设部建标［1997］第 108 号文的通知要求，由北京钢铁设计研究总院会同有 关设计、教学和科研单位组成修订编制小组，对《钢结构设计规范》GBJ17—88 进行全 面修订。在修订过程中，制订了全面修订大纲，参考了大量的国外钢结构规范。规范初 稿完成后，在全国范围广泛征求意见，通过初稿、征求意见稿、送审稿，多次修改并组 织了十余个参编单位完成了新、老规范对比的试设计，最后于 2001 年 12 月完成《钢结 构设计规范》GB 50017—2003 报批稿。本次修订的主要内容有：

前面已经讲述了关系数据库、关系模型的基本概念以 及关系数据库的标准语言。 如何使用关系模型设计关系数据库，也就是面对一个 现实问题，如何选择一个比较好的关系模式的集合， 每个关系又应该由哪些属性组成。这属于数据库设计 的问题，确切地讲是数据库逻辑设计的问题，有关数 据库设计的全过程将在第6章详细讨论

➢ 汇编语言程序设计基本步骤 ➢ 顺序程序的基本结构和设计方法 ➢ 分支程序的基本结构和设计方法 ➢ 循环程序的结构形式和程序设计 ➢子程序设计的基本过程和设计方法

组合逻辑电路设计实例 一、简单门电路 二、加法器 三、编码译码器 四、多路处理器

1、 掌握用报表设计器设计报表的方法； 2、 掌握报表的修改方法； 3、 掌握在报表中添加控件及设置控件属性的方法； 4、 掌握报表的分组方法； 5、 掌握在报表中进行计算的方法；

一、VHDL程序的宏观结构； 二、实体的基本格式及其在VHDL硬件设计中的应用 三、 构造体的基本格式及其在VHDL硬件设计中的基本功能 四、 库的实用意义及使用方法

第一节 并行分解 第二节 串行分解 第三节 并行与串行建模比较 第四节 信号与变量赋值 第五节 多值驱动的决断 第六节 产生共享模块

电路要求 kbencoder 数据输入 i[7..0] 低电平有效 控制输入 el 低电平有效 数据输出 a[2..0] 反函数输出：表达最高位优先编码 数据输出 b[2..0] 反函数输出：表达次高位优先编码 设计思想：

(1）用触发器和逻辑门设计任意进制计数器 例6.5.1 试用JKFF和与非门设计按自然二进制码记数的M=5的同步加法记数器