一、组合电路的分析方法和设计方法 二、利用数据选择器和译码器进行逻辑设计的方法 三、加法器、编码器、译码器等中规模集成电路的逻辑功能和使用方法

通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程）

用ROM实现逻辑函数时，地址译码器的每个输出都为一条字 线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式

5.1概述 5.1.1 MOS管的基本特性 5.1.2CMOS逻辑电路 5.2半导体存储器 5.2.1随机存取存储器 5.2.2只读存储器 5.3可编逻辑器件 5.3.1可编程逻辑阵列 5.3.2可编程阵列逻辑 5.3.3其它可编程逻辑器件

例1设计判断输入序列为101的检测器。输入为x，输 出为z。对输入序列每三位进行一次判决：若三位代 码是101，则对应其最后一个1时，输出z为1；其它 情况z为0

N进制计数器是指计数器的状态每经N个计数脉冲循环一 次，即输入N个计数脉冲，计数器给出一个（进位）输出 脉冲。故可作为分频比为N的分频器使用

输入信号为双端的情况下，JK触发器的逻辑功能最为完善。 输入信号为单端的情况下，D触发器用起来最方便

一、绪论 二、触发器的电路结构、动作特点 三、基本RS触发器 四、同步RS触发器（钟控RS触发器）

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）算术逻辑单元图2.2774181型算术逻辑单元逻辑图