一、 组合逻辑电路设计 二、时序逻辑电路设计

6.1引言 6.2TCP/IP协议简介 6.3IPv6协议 6.4RSVP协议 6.5STⅡ协议 6.6RTP协议

第一节 数据类型定义 第二节 提取对象的信息

一、EDA（Electronic Design Automation） 二、ASIC（Application Specific Integrated Circuit） 三、FPGA（Field Programmable Gate-Array） 四、CPLD（Complex Programmable Logic Device） 五、SOC（System On a Chip）

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

Review VHDL程序组成部分及其功能

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：

第一节 范围和可视性 第二节 重载