VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

第一节 范围和可视性 第二节 重载

第一节 数据类型定义 第二节 提取对象的信息

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

1 E-R模型 2 数据库设计概述 3 需求分析 4 概念模型设计 5 逻辑模型设计 6 物理模型设计 7 运行与维护