《通信原理实验》课程电子教案（讲稿）FPGA通信系统设计——第四讲 方波信号展开为傅里叶级数

《通信原理实验》课程电子教案（讲稿）FPGA通信系统设计——第四讲 DDS信号发生器周期信号的傅里叶级数拟合

《通信原理实验》课程电子教案（PPT讲稿）FPGA通信系统设计——第二讲 System Generator for DSP

《通信原理实验》课程电子教案（PPT讲稿）FPGA通信系统设计——第一讲 XilinxFPGA介绍

《通信原理实验》课程电子教案（PPT讲稿）FPGA通信系统设计——第四讲 DDS信号发生器周期信号的傅里叶级数拟合

《通信原理实验》课程电子教案（PPT讲稿）FPGA通信系统设计——第一讲 simulink教程（Simulink建模和仿真）

电子科技大学：《时域测试技术综合实验 Comprehensive Experiment of Time Domain Testing Technology》课程教学资源（课件讲稿）实验十三 基于FPGA的地址译码实验

1. 了解FPGA 在时域测试系统中的作用。 2.掌握Xilinx公司FPGA开发流程以及开发软件ISE的使用方法

一、概述 本实验系统主要由FPGA主芯片 (FLEX10K10LC84)和外围丰富的输入输出外 设构成。FPGA主芯片的所有用户可用IO口均没 有同任一外设固定接死,而仅仅以插孔的形式存 在,这为用此开发系统设计出复杂多样的实验提 供了极大的灵活性。 所有外设的接口逻辑都很友好,外设的驱动 已在系统内部为用户设计好,用户可以对所有外 设接口用简单的TTL逻辑电平进行操作

基本原则之一：面积和速度的平衡与互换； 基本原则之二：硬件原则； 基本原则之三：系统原则； 基本原则之四：同步设计原则； 基本设计思想与技巧之一：乒乓操作； 基本设计思想与技巧之二：串并转换； 基本设计思想与技巧之三：流水线操作； 基本设计思想与技巧之四：数据接口的同步方法； 常用模块之一：RAM; 常用模块之二：全局时钟资源与时钟锁相环； 常用模块之三：全局复位/置位信号； 常用模块之四：高速串行收发器。 HDL语言的层次含义； ·Coding Style的含义； ·结构层次化编码； ·模块的划分的技巧； 比较判断语句case和if...else的优先级； 慎用锁存器(Latch); ·使用Pipelining方法优化时序； 模块复用与Resource Sharing; 逻辑复制； 香农扩展； 信号敏感表； 复位逻辑； FSM设计的一般型原则； 用Verilog语言设计FSM的技巧； ·CPLD原理与设计方法