6.1 概述 6.2 高速多功能DAQ主板 6.3 模拟输入信号的调理 6.4 高速采集及存储系统设计 6.5 时序控制逻辑设计 6.6 DDS信号源的设计

一、时序电路(sequential circuit)：电路某一时刻的稳定输出不仅取决于当前输入(present input )，还取决于过去输入(past input)。触发器作为记忆元件保存了过去的输入。 二、现态与次态：过去的输入用触发器的内部状态来表示，称为现态(present state);当前输入之后转变后的状态称谓次态(next state)。时序电路在外部激励下改变状态，因此，时序电路就是有限状态自动机。 三、在描述触发器功能时，我们用了Q0表示现态，Q表示次态。下面我们会用更一般的描述，Qn表示现态，Qn＋1表示次态

一、重要的时序电路模块( SEQUENTIAL CIRCUIT MODELS)是构成数字系统和计算机的重要组成部分,主要是寄存器和计数器。 二、寄存器常用于数字系统中数据的暂存和传输。计数器除用于计数外,还对时序电路操作序列的跟踪和控制发挥重要作用。它们同时 都是构成CPU的重要基础模块。 三、通用时序电路模块由门电路与触发器组合构成,其特点是由多个或多级相同的单元电路构成。 四、这些模块可用于构造标准的TTL器件,也可作为VLS设计库中的功能块

5.1 分析图题 5.1 所示时序电路的逻辑功能，假设电路初态为 000，如果在 CP 的 前六个脉冲内，D 端依次输入数据 1, 0, 1, 0, 0, 1，则电路输出在此六个脉冲 内是如何变化的？

序论 CMOS数字集成电路的优点： 功耗低； 集成度高； 电路简单； 抗干扰能力强； 工作速度正超越典型TTL电路； CMOS数字电路组成： 开关、反相器-基本构件； 组合逻辑电路； 时序逻辑电路；

第1章数字电子技术基础 第2章组合逻辑电路 第3章时序逻辑电路 第4章脉冲信号的产生与整形 第5章数模和模数转换

前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、R-S和J-K触发器

CPU 是计算机硬件组成的核心部分。本章将详细介绍 CPU 的功能及基本组成，指令周期，时序发生器，组合逻辑控制器，微程序控制器及其设计技术，典型 CPU 的结构，并行处理技术等

第一章 VHDL的程序结构和软件操作 第二章 数据类型与数据对象的定义 第三章 并行赋值语句 第四章 顺序赋值语句 第五章 组合逻辑电路的设计 第六章 时序逻辑电路的设计 第七章 子程序、库和程序包 第八章 CPLD和FPGA的结构与工作原理 第九章 数字钟电路的设计

第一章 数字逻辑基础 第三章 组合逻辑电路 第四章 触发器 第五章 时序逻辑电路 第六章 数字系统 第七章 可编程逻辑器件 PLD Programmable Logic Device