第一节 概述 第二节 可编程阵列逻辑器件（PAL） 第三节 通用阵列逻辑GAL器件 第四节 现场可编程门阵列FPGA

6.2.1 计数器的特点和分类 6.2.2 二进制计数器 6.2.3 十进计数器（8421BCD码） 6.2.4 N进制计数器

我们在这里要解决的问题是: 如何用一个中规模N进制的计数器,实现一个M进 制的计数器(N>M)? 实际上就是一个多余的状态如何取掉的问题。以前 我们曾经讲过一些,有两种方法:清除法和置位法

1. 54H/74H系列 图3.2.13 54H/74H系列与非门（54H/74H00)的电路结构

前面我们的例题,就是采用小规模器件进行设计的 下面我们再举两个例题,进一步熟悉这种设计方法 例7-10设计二一十进制同步计数器(十进制值按 5121码规律设计)

一、触发器概念 有一个或多个输入，两个互反的输出（Q和Q），具有两个稳态，能存储一个0或1的基本单元电路。通常用Q端的状态代表触发器的状态

6.5采用中规模集成器件设计任意进制计数器 6.6采用小规模集成器件设计计数器

用数学方法表示命题陈述的逻辑结构，将形式逻辑归结为代数演算， 称为 “布尔代数”。将布尔代数用于集成电路逻辑门，称为逻辑代数

1. 传输线方程 2. 单位长度的分布参数 3. 时域解 4. 高速数字电路的相互连接和信号完整性 5. 传输线的正弦激励和相量解 6. 集总参数电路近似模型

第2章集成门电路 主要内容: 2.1概述 2.2TTL集成门电路 2.3CMS门电路