4、复杂的可编程逻辑器件(CPLD) 随着集成工艺的发展,PLD的集成规模已经有了 很大的改变。CPLD就是一种集成度远远高于PAL和 GAL的电路。 表8-3-1部分CPLD产品 器件名称 集成规模/门 I/O端数 宏单元数 触发器数 程 EPM9560 l2000 216 6 772 EEPROM EM5032 600 24 32 32 EPROM EPFIOKIO 10000 134 SRAM EPX8160 200 172 160 160 快闪SRAM AT5100 5100 52 52 128 EPROM ATV750 750 10 10 EPROM PLSI3320 14000 160 320 480 EEPROM pLS12032 32 32 EEPROM M5-512 20000 256 512 512 EEPROM XC4025 25000 192 2560 SRAM XC7354 54 54 108 EPROM
4、复杂的可编程逻辑器件（CPLD） 随着集成工艺的发展，PLD的集成规模已经有了 很大的改变。CPLD就是一种集成度远远高于PAL和 GAL的电路
CPLD有两大类: 基本结构的CPLD-仍然保持GAL的特点,与阵 列加宏单元结构。主要是规模扩大,其次在相邻乘积 项的利用、触发器结构方面也有所改进。 分区阵列结构的CPLD--将整个器件划分为若干 个区域,每个区域相当于一个GAL,通过全局互连总 线将各个区域连接起来。 下面介绍一下分区阵列结构的几种形式
CPLD有两大类： 基本结构的CPLD----仍然保持GAL的特点，与阵 列加宏单元结构。主要是规模扩大，其次在相邻乘积 项的利用、触发器结构方面也有所改进。 分区阵列结构的CPLD----将整个器件划分为若干 个区域，每个区域相当于一个GAL，通过全局互连总 线将各个区域连接起来。 下面介绍一下分区阵列结构的几种形式
分区阵列结构有以下几种形式: 通用互连阵列IM结构 多阵列矩阵MAX结构 灵活逻辑单元阵列FLEX结构 其他结构形式
分区阵列结构有以下几种形式： • 通用互连阵列UIM结构 • 多阵列矩阵MAX结构 • 灵活逻辑单元阵列FLEX结构 • 其他结构形式
CPLD举例 (以FLEX结构的EPF10K20为例) LE逻辑单元-最小的逻辑单位 进位输入级联输入可编程触发器 DATAI DATA2 到快速 DATA3 查找表|进位链级联链 DATA4 UT LU 互连通道 ENA CLR 到LAB局部 互连通道 LABCTRLI 置位复位 LABCTRL2 逻辑 全局复位 LABCTRL3 LABCTRLA 时钟选择进位级联 输出输出 图8-3-16EPF10K20逻辑单元
CPLD举例 （以FLEX结构的EPF10K20为例） LE逻辑单元----最小的逻辑单位
逻辑阵列块LAB 由8个LE及控制、互连、级联进位信号组成。 直接输入和全局信号行互连 22 6进位输入 16 4级联输入 LAB 控制信号 84k24 列到行互连 LEI LE2 44444 E3 LEA 8 LES LAB 列互连 局部互连 LE6 LET LES 进位输出 级联输出 图8-3-19EPF10K20逻辑阵列块LAB
逻辑阵列块LAB 由8个LE及控制、互连、级联进位信号组成
嵌入阵列块EAB 由输入输出端带有寄存器的RAM/ROM组成。 直接输入 全局信号 全局清0 6 行互连 2,48,16 数据数据 8,42,1 进出 地址 24,8,16 ID 8,9,10,l RAM C1 ROM 256×8 o24×2 2048×1 列互连 ID 写控制 EAB局部互连 图8-3-20EPF1oK20嵌入阵列块EAB
嵌入阵列块EAB 由输入输出端带有寄存器的 RAM / ROM 组成
CPLD的主要特点: 可重复编程、擦除或配置数据。 采用多种存储器类型 EPROM、E2PROM、 FLASH 和SRAM等,高(密度、速度、可靠性),低功耗。 内部时间延迟固定、可预测,易消除冒险竞争。 有多级加密位,具有较好的保密性
CPLD的主要特点： • 可重复编程、擦除或配置数据。 • 采用多种存储器类型EPROM、E2PROM、FLASH 和SRAM等，高（密度、速度、可靠性），低功耗。 • 内部时间延迟固定、可预测，易消除冒险竞争。 • 有多级加密位，具有较好的保密性
5、现场可编程门阵列FPGA FPGA是另一种高密度PLD芯片。它由三个可编程 模块组成,编程的结果存放在一个SRAM中,所以需要 上电时下载编程数据。 表8-4-1XC4000系列器件主要特征 器件 门数 CLB阵列 CLB数 触发器数最大RAM位数 XC4003/A 3000 10×10 100 360 3200 XC4003H 3000 10×10 100 200 3200 XC4003E 3000 10×10 100 360 3200 XC4010 10000 20×20 1120 12800 XC4025 25000 32×32 1024 2560 32768 XC4025E 25000 32×32 1024 2560 32768 XC4044EX 44000 40×40 1600 3840 51200 XC4062XL 62000 48×48 2304 6376 73728
5、现场可编程门阵列 FPGA FPGA是另一种高密度PLD芯片。它由三个可编程 模块组成，编程的结果存放在一个SRAM中，所以需要 上电时下载编程数据
FPGA三个模块之间的关系如下: 可编程开关矩阵 CLBIHCLBCLBICLBI 可编程输入/输出模块 吕吕吕 吕吕吕吕 互连资源 CLBHIICLBICLBIICLB CLBIIICLBIICLBIIIICLB 可配置逻辑模块 CLBIIIICLBIICLBIIICLB 图8-4-1XC4000系列FPGA基本结构
FPGA三个模块之间的关系如下：
下面简单介绍FPGA的三种模块 可配置逻辑模块CLB C HI DIN S/R EC G Rs控制 G DIN G逻辑G G 函数 EC G. H 逻辑H 函数 R/s控制 F IN ID F-逻辑F F-函数 F 时钟CP L X 图8-4-2XC4000系列CLB基本结构
下面简单介绍FPGA的三种模块 可配置逻辑模块CLB