、同步计数器 同步计数器由若干个触发器组成,触发器的时钟端 都连在一起,触发器输出是同步更新的,因此称为同步 计数器。 由多个触发器的输出构成二进制计数值的各位,其 变化符合计数规律,加1或减1 计数器是时序逻辑电路中最常用的电路,它可以完 成许多功能,如:计数、分频、产生循环地址信号、作 为定时器等。 计数器可分为同步和异步、递增和递减、二进制和 其他进制 下面讲几种同步计数器电路
三、同步计数器 同步计数器由若干个触发器组成，触发器的时钟端 都连在一起，触发器输出是同步更新的，因此称为同步 计数器。 由多个触发器的输出构成二进制计数值的各位，其 变化符合计数规律，加 1 或减 1 。 计数器是时序逻辑电路中最常用的电路，它可以完 成许多功能，如：计数、分频、产生循环地址信号、作 为定时器等。 计数器可分为同步和异步、递增和递减、二进制和 其他进制。 下面讲几种同步计数器电路
1、同步二进制计数器 Z 3 2 1 K& xEh K CP 触发器组成。由图7-2-17可写出各级触发器的激励信号为;1= 1、K1=1J=K2=0,J3=K3=Q2Q,J4=K4=Q3Q2O。因此, 各级触发器的状态转移方程为 Qr+=[ 017. CP↓ 4=04030201 Jo:+-[e'QF+OFQ:I CP V Q31=[QQ2Q+Q2Q3]·CP↓ (7-2-12) Q21=qQQ3+rQQQ21CP↓
1、同步二进制计数器
表7-264位二进制计数器状志转移表 序号 原 状 态 S()] 次 态 LNC)T 输出 Q ; e4 Qs Q3 0 0 0123 0001 56789 10 1 1 00000011111111 00011110000 Q0011001100110011 Q0101010101010101 000000 1000 0011001 1 101 010101010101010 么0000000000000001 13 1111 110 110 0110 15
书上还给出了同步二进制减法计数器的电路,将加 法计数器电路的所有的Q信号,换为/Q就可以了。其 实,不对加法电路作任何修改,将所有Q输出代之以/Q 就变成减法计数器。 注意:书中P365电路图有错误 M 1 2中。 图7-2-198位同步二进制可逆计数器
书上还给出了同步二进制减法计数器的电路，将加 法计数器电路的所有的Q信号，换为 /Q 就可以了。 其 实，不对加法电路作任何修改，将所有Q输出代之以 /Q 就变成减法计数器。 注意：书中P365 电路图有错误
2、同步二一十进制计数器 与二进制同步计数器不同,二一十进制计数器在 计数值等于9(1001)B后,下一计数值应该为0 表7-2-8同步二十进制加法计数器状态转移表 序 S() N(# 输出S(t)代表的 号 Q4 Q3 Qa1 4Qs;91 十进制数码 0 00 00 0 6 0000000011 0000 011001100 101010101 000000110 001 01100 111000 000 0101010 2000000000 23456 789 9 0
2、同步二 — 十进制计数器 与二进制同步计数器不同，二 — 十进制计数器在 计数值等于 9 （1001）B 后，下一计数值应该为 0
卫 ,K1=1(q"--cP、z=QQ J2=0:Q,K2=G)+1-2+wa-CP↓ 1=0=01:+p J2=QaQ20 i, K,=Qi Q4+=[Q302Q104+Q1Q2] CPW
同步二一十进制加法计数器的状态转移图,还要 注意多余状态的情况,即自启动特性。 Q.400)0m(0ogy01a) 有效状态 偏离状志(Q100)/0 0011 000(01)(09 1910 1011 1101 t100 [ uin) 0、(图7221同步二十进制加法计数器状志转移图
同步二 — 十进制加法计数器的状态转移图，还要 注意多余状态的情况，即自启动特性
3、实际集成电路芯片 74LS161—四位二进制同步计数器 74LS161的内部电路、驱动方程和状态转移方程比较 复杂,同学们自己看一下书 74LS161的核心功能是二进制计数器,由四个J-K触 发器组成。它的附加功能是可以同步置数、异步清零, 另外还有两个计数控制端。 表7-2-10GT54161/CT74161功能丧 输人 输出 CR LD CIT CTP CP L。D:D=D3 0000 d d do di dd 1 ↑ 计数 触发器保持,CO=0 11×0××xX 保持
3、实际集成电路芯片 74LS161 —— 四位二进制同步计数器 74LS161的内部电路、驱动方程和状态转移方程比较 复杂，同学们自己看一下书。 74LS161的核心功能是二进制计数器，由四个J-K触 发器组成。它的附加功能是可以同步置数、异步清零， 另外还有两个计数控制端
有关74LS161的几点说明: 异步清零:CR=0,无条件地在任何情况下使所有输出 端Q为0。 同步置数:LD=0,不能立即置数,必须加一个条件, 在时钟CP的上升沿,才能将D0~D3的数据置入Q0Q3。 计数控制端CTT、CTP全为1时才能计数,否则保持。 CTTr与CTP有区别,CT对溢出端CO有影响,在多个 74LS161级联使用时非常有用。 CO=Q0nQ1nQ2nQ32°CTT
有关74LS161的几点说明： • 异步清零： CR=0，无条件地在任何情况下使所有输出 端Q为0。 • 同步置数： LD=0，不能立即置数，必须加一个条件， 在时钟CP 的上升沿，才能将D0~D3的数据置入Q0~Q3。 • 计数控制端CTT、CTP全为 1 时才能计数，否则保持。 • CTT与CTP有区别，CTT对溢出端CO有影响，在多个 74LS161级联使用时非常有用。 CO = Q0 n Q1 n Q2 n Q3 n • CTT
74LS16应用举例:构成12位二进制加法计数器 方法一 cO cO LD CT CO CORDIVI6 CTRDIV 16 CTRDIVI6 I CTr CT54/74161 CT54/7161 TCr51/74161 CP CP CP Qo @1 Qz @s @e Q, Q:gQr CP 方法二:利用CT1对C0的影响,可以简化连线,可以方便地实现三位以上的级联 面CTe LD CL CO co CTRDIVI6 CTRDIV16 II CTRDIVI6 TrcT54/74161 CTr CT54/74161 rCT51/74161 CP CP cP Q. 2 qz Qs Q4 05Q6Q ce Qs 0:00:1
74LS161应用举例：构成12位二进制加法计数器
