通信与信息工程系 综合、设计性实验指导书 课程名称:可编程ASIC原理 实验项目名称:数字钟设计 一、实验目的与要求: (1)、使用VHDL语言或 Verilog语言设计数字钟。 (2)、正确选择实验箱的工作模式。 (3)、正确配置FPGA的引脚。 (4)、实验前预习数字钟原理

第6章数字签名习题 1.在DSS数字签名标准中,取p=83=2×41+1,q=41,h=2,于是g=2=4mod83,若取x=57,则y=gx=47=77mod83。在对消息M=56签名时,选择k=23,计算签名并进行验证。 2.在DSA签字算法中,参数k泄露会产生什么后果?

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

数字集成电路的设计形式 全定制设计(ASIC或基于标准单元的设计(CBIC) 半定制设计或基于门阵列的设计(GA) 基于可编程器件(PLD)的设计;

1.编写一个程序,用于将来自用户的两个数字接受为命令行参数。将第一个数字除以第二 个数字并显示结果。代码应当处理引发的异常即在输入的参数数量不是两个或用户输 入0作为第二个参数时引发的异常。 提示: 使用两个 catch语句,一个用于捕获ArrayIndexOutofBound异常,而另 一用于捕获 ArithmeticException异常

数字电路模块的VHDL设计 一、组合模块的设计 二、时序模块的设计 三、存储模块的设计

2.1语声信号数字化方式 2.2抽样 2.3量化 2.4编码与解码 2.5差值脉冲编码调制 2.6参量编码 2.7子带编码

3.3~3.4多维随机变量的数字特征 一 多维随机变量函数的数学期望 二 多维随机变量方差和数学期望性质 三 协方差与相关系数 四 n维随机变量的协方差矩阵

第七章中规模通用集成电路及其应用 集成电路由SSI发展到MSI、LSI和VLSI,使单个芯片 容纳的逻辑功能越来越强。 一般来说,在SSI中仅是基本器件(如逻辑门或触发器) 的集成,在MSI中已是逻辑部件(如译码器、寄存器等)的 集成,而在LSI和VLSI中则是一个数字子系统或整个数字 系统(如微处理器)的集成