5.1时序逻辑电路的分析方法 5.2若干常用的时序逻辑电路 5.3时序逻辑电路的设计方法

6.1 概述 6.2 时序逻辑电路的分析 6.3 时序逻辑电路的设计 6.4 常用时序逻辑电路

6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑的表达

异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的

5.4 时序电路的设计方法 5.4.1 时序电路的设计方法

• 5.1 概述 • 5.2 触发器 • 5.3 时序逻辑电路的分析 • 5.4 常用时序逻辑电路 • 5.5 时序逻辑电路的设计 • 5.6 用PLD实现时序逻辑电路

4.2 存储器件 4.1 时序逻辑电路的基本概念 4.1.1 时序逻辑电路的结构模型 4.1.2 状态表和状态图 4.3 锁存器 4.3.1 RS锁存器 4.3.2 门控RS锁存器 4.3.3 D锁存器 4.4 触发器 4.4.1 主从触发器 4.4.2 边沿触发器 4.5 触发器逻辑功能的转换 4.5.1 代数法 4.5.2 图表法 4.6 触发器应用举例

6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.5 时序逻辑电路中的竞争——冒险现象

5.1 时序逻辑电路概述 5.2 同步时序逻辑电路的分析 5.3 同步时序逻辑电路的设计 5.4 异步时序逻辑电路 5.5 计数器 5.6 寄存器

6.1 概述 6.2 时序逻辑电路的分析方法 6.4 时序逻辑电路的设计方法 6.3 若干常用的时序逻辑电路 6.5 时序逻辑电路中的竞争-冒险现象