信息科学技术学院2005-2006学年第二学期 本科生期末考试试卷 考试科目: 考试时间:2006年6月 专业 级班主讲教师 姓名 学号 题号得分 四 五 六总分 装 (20分)填空 线 二进制数0.111的反码为 ,补码为 2.4比特二进制减法计数器的初始状态为 QDQcQBQA=0101,经过 7个有效时钟周期后,其状态为 QDQcQBQA= 3.四位二进制同步计数器集成芯片74LS161功能表如下,可以看 勿 出它具有如下控制信号: /CLR、D和 答 时钟使能S,其中控制信号 的优先级最高(表中“X 表示任意,“个”表示任意上升沿) 题 /CLR /LD 芯片功能 0 清零 0 置数 个 计数 保持 4.10级D触发器构成二进制同步计数器,最大模值为 用二进制异步计数器从0计到123,至少要 级D触发器
- 1 - 信息科学技术学院 2005-2006 学年第二学期 本科生期末考试试卷 考试科目： 考试时间：2006 年 6 月 专业 级 班 主讲教师-------------- 姓名 学号 毛 题 号 一 二 三 四 五 六 总分 得 分 一．（20 分）填空 1. 二进制数-(0.1111)2的反码为 ，补码为 。 2．4 比特二进制减法计数器的初始状态为 QDQCQBQA＝0101，经过 7 个有效时钟周期后，其状态为 QDQCQBQA＝___________ 3． 四位二进制同步计数器集成芯片 74LS161 功能表如下，可以看 出它具有如下控制信号：___________/CLR、__________/LD 和 时钟使能 S，其中控制信号__________的优先级最高（表中“X” 表示任意，“Ç”表示任意上升沿） /CLR /LD S CP 芯片功能 0 X X X 清零 1 0 X Ç 置数 1 1 1 Ç 计数 1 1 0 X 保持 4. 10 级 D 触发器构成二进制同步计数器，最大模值为 ； 用二进制异步计数器从 0 计到 123，至少要________级 D 触发器 装 订 线 内 请 勿 答 题
5.CPU内部的 Cache属于以下哪种存储器 我们平常 用的U盘,其存储介质属于以下哪种存储器 A. PROM B. SDRAM C.(UVEPROM D. Flash Memory E. SRAM F. EEPROM O. DDR RAM H.磁存储器 6.并行存储器芯片AT49F8192A有19条地址线,16条数据线,它 的存储量是 位 字节。用闪存芯片 AT29C512(64Kx8bits)实现相同存储配置,需要 片 7.GAL器件由与矩阵、或矩阵和 等3部分组成,GAL20 8最多允许 个输入和个输出 8.常见的AD转换器有并行比较型、逐位比较型和双积分型ADC 等,其中 具有高精度、适中的转换速度、较低的功耗。 AD转换电路中,若将模拟信号转换为N位数字量,量化误差为 将0V~5V的模拟电平,转换为8位数字量(0V对 应00H,5V对应FFH),则2V电压转换成数字量为 电平异步时序逻辑电路的记忆功能是由」 来实现的 10.所谓SAM存储器是指 GAL的英文全称是 (10分)用8位补码完成下列运算,指出是否发生进位和溢出 00111001 2).-(65)0-(67)0=? +1101011
- 2 - 5．CPU 内部的 Cache 属于以下哪种存储器 ；我们平常 用的 U 盘，其存储介质属于以下哪种存储器____________ A．PROM B． SDRAM C． (UV)EPROM D．Flash Memory E．SRAM F． EEPROM G． DDR RAM H．磁存储器 6． 并行存储器芯片 AT49F8192A 有 19 条地址线，16 条数据线，它 的存储量是___________位，___________字节。用闪存芯片 AT29C512（64K×8bits）实现相同存储配置，需要__________片 7．GAL 器件由与矩阵、或矩阵和________等 3 部分组成，GAL20 V8 最多允许________个输入和_________个输出 8．常见的 AD 转换器有并行比较型、逐位比较型和双积分型 ADC 等，其中________具有高精度、适中的转换速度、较低的功耗。 AD 转换电路中，若将模拟信号转换为 N 位数字量，量化误差为 _________；将 0V～5V 的模拟电平，转换为 8 位数字量（0V 对 应 00H，5V 对应 FFH），则 2V 电压转换成数字量为_________ 9．电平异步时序逻辑电路的记忆功能是由 来实现的 10．所谓 SAM 存储器是指 ； GAL 的英文全称是 ________________________ 二．（10 分）用 8 位补码完成下列运算，指出是否发生进位和溢出 1）． 00111001 2）．－(65)10－(67)10 ＝ ？ + 11010111
三,(15分)如图所示电路和输入信号,假定Q1,Q2初态为“11”, 试画出输出端Q1,Q2波形(图中R为D触发器异步复位信号,) Q1 装 22 ⅠD 线 CK11>0111→>10→ 00→10,画出输出G的时序图 四答
- 3 - 三．（15 分）如图所示电路和输入信号，假定 Q1，Q2初态为“11”, 试画出输出端 Q1，Q2波形（图中 RD 为 D 触发器异步复位信号，） RD & D CP Q2 Q1 1D C1 Q Q 1D C1 RD RD Q Q B A RD & D CP Q2 Q1 1D C1 Q Q 1D C1 RD RD Q Q B A 四．（20 分）分析如图异步时序电路： 1）写出逻辑表达式 3）画状态转移图，说明电路功能 2）假定电路初态 G=0，输入序列 X2X1为 10Æ11Æ01Æ 11Æ10Æ 00Æ10，画出输出 G 的时序图. 四答: 装 订 线 内 请 勿 答 题 G & ≥1 & 1 1 X1 X2 G & ≥1 & 1 1 X1 X2 CP D RD Q1 Q2 CP D RD Q1 Q2
4
- 4 -
五.(20分)设计1个四进制可逆同步计数器(既能加计数又能减 计数,用输入端X进行控制。X=1时加计数,X=0时减计数),用 PAL实现该电路 1)画出状态转移图 2)给出真值转换表,逻辑函数式 3)画出逻辑图(用PAL实现) 五答 订线内请勿答题
- 5 - 五．（20 分）设计 1 个四进制可逆同步计数器（既能加计数又能减 计数，用输入端 X 进行控制。X=1 时加计数，X＝0 时减计数），用 PAL 实现该电路. 1）画出状态转移图. 2）给出真值转换表，逻辑函数式. 3）画出逻辑图（用 PAL 实现）. 五答: 装 订 线 内 请 勿 答 题
6
- 6 -
六.(15分)两片同步8421BCD码加/减计数器74LS190芯片接成 如图电路,根据芯片功能表和输出信号波形(OC为进位/借位输 出,RC为串行时钟输出信号) 1)画芯片A、B的状态转移图,分析电路功能,该电路有何特 2)若要保持电路功能不变,但芯片B的EN的信号改为由芯片A 的OC输出,是否可行?若不行,应如何改进 3)若要保持电路功能不变,可否将芯片A的RC或OC信号作为 芯片B的触发脉冲?RC和OC作为触发脉冲时,有何不同? VCC LD Q, 022, go LD 03 222, 20 内 A D, D,D M D.D.D., D 请 74LS190芯片功能表 「 D / EN M CP 芯片功能 并行送数(与CP无关) 题 加计数 101个 减计数 状态保持(输出RC=1) CP
- 7 - 六．（15 分）两片同步 8421BCD 码加/减计数器 74LS190 芯片接成 如图电路，根据芯片功能表和输出信号波形（OC 为进位/借位输 出， RC 为串行时钟输出信号） 1） 画芯片 A、B 的状态转移图，分析电路功能，该电路有何特 点？ 2） 若要保持电路功能不变，但芯片 B 的 EN 的信号改为由芯片 A 的OC 输出，是否可行？若不行，应如何改进？ 3） 若要保持电路功能不变，可否将芯片 A 的 RC 或OC 信号作为 芯片 B 的触发脉冲？ RC 和OC 作为触发脉冲时，有何不同？ Q3 Q2 Q1 Q0 M D3 D2 D1 D0 Q3 Q2 Q1 Q0 M D3 D2 D1 D0 Q3 Q2 Q1 Q0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 D3 D2 D1 D0 & CP VCC B A LD EN RC OC RC M OC LD EN 74LS190 芯片功能表 /LD /EN M CP 芯片功能 0 X X X 并行送数（与 CP 无关） 1 0 0 Ç 加计数 1 0 1 Ç 减计数 1 1 X X 状态保持（输出 RC ＝1） CP 1 2 9 10 RC OC 装 订 线 内 请 勿 答 题
4)若要实现级数为4、周期为2008的多级计数器,请给出一种电 路工作频率尽可能高的实现方案,并说明理由。 六答:
- 8 - 4） 若要实现级数为 4、周期为 2008 的多级计数器，请给出一种电 路工作频率尽可能高的实现方案，并说明理由。 六答: