《微机原理A》 第十一讲:微处理器的外部功能特性 主讲老师:王克义
《微机原理A》 第十一讲：微处理器的外部功能特性 主讲老师：王克义
本讲主要内容 微处理器的外部引脚功能 ·微处理器的总线时序
• 微处理器的外部引脚功能 • 微处理器的总线时序 本讲主要内容
公 11.180386DX的外部引脚信号 ·80386DX微处理器共132个外部引脚,用来实 现与存储器、丨○接口或其他外部电路进行连接和 通信。 ·按功能的不同,可将这132个引脚信号分成4组: 存储器O接口 中断接口 DMA接口 协处理器接口 图111给出了80386DX外部引脚信号概况图示。表11-1 列出了各个引脚信号的名称、功能、传送方向以及每个信 号的有效电平
11.1 80386 DX的外部引脚信号 • 80386 DX微处理器共132个外部引脚，用来实 现与存储器、I/O接口或其他外部电路进行连接和 通信。 • 按功能的不同，可将这132个引脚信号分成4组： 存储器/IO接口 中断接口 DMA接口 协处理器接口 • 图11.1 给出了80386 DX外部引脚信号概况图示。表 11-1 列出了各个引脚信号的名称、功能、传送方向以及每个信 号的有效电平
公 图111微处理器(80386DX)的外部引脚信号 HOLD A31~A2 DMA接口 HLDA INTR NMI 中断接口 131 D RESET BS 16 存储器川O接口 微处理器 WLR PEREQ 80386DX D/C 协处理器接口 BUSY M/IO ERROR ADs READY NA LOcK
图11.1 微处理器(80386 DX)的外部引脚信号 微处理器 80386DX A31～A2 D31～D0 DMA接口 中断接口 协处理器接口 HOLD HLDA INTR NMI _____ BUSY PEREQ RESET _______ ERROR __ __ BE3～BE0 _____ READY ___ ADS __ M/IO __ W/ R ____ BS16 ____ LOCK ___ NA __ D/ C 存储器/IO接口
公 表11-180386DX外部引脚信号列表 名称 功能 方向 有效电平 CLK2 系统时钟 输入 地址总线 输出 BEBE 字节允许 输出 0 D4D 数据总线 输入/输出 BS16 16位总线宽度 输入 0 WR 写/读指示 输出 1/0 D/C 数据/控制指示 输出 1/0 MlO 存储器/O指示 输出 1/0 ADs 地址状态 输出 READY 就绪 输入 NA 下一地址请求 输入 0000 LOCK 总线封锁 输出 INTR 中断请求 输入 NMI 非屏蔽中断请求 输入 RESET 系统复位 输入 HOLD 总线保持请求 输入 HLDA 总线保持响应 输出 PEREQ 协处理器请求 输入 BUSY 协处理器忙 输入 ERROR 协处理器错输入 00
表11-1 80386 DX 外部引脚信号列表 3 0 BE ～BE BS16 名称 功能 方向 有效电平 CLK2 系统时钟 输入 － A31～A2 地址总线 输出 － 字节允许 输出 0 D31～D0 数据总线 输入/输出 － 16位总线宽度 输入 0 W/ 写/读指示 输出 1/0 D/ 数据/控制指示 输出 1/0 M/ 存储器/IO指示 输出 1/0 地址状态 输出 0 就绪 输入 0 0 总线封锁 输出 0 INTR 中断请求 输入 1 NMI 非屏蔽中断请求 输入 1 RESET 系统复位 输入 1 HOLD 总线保持请求 输入 1 HLDA 总线保持响应 输出 1 PEREQ 协处理器请求 输入 1 协处理器忙 输入 0 协处理器错 输入 0 下一地址请求 输入 R C IO ADS READY NA LOCK BUSY ERROR
公 ·例如,“存储器/O接口”中的MO信号: 其功能是存储器/I0指示”,用以告诉外部电路当前微处 理器是在访问存储器还是I/0接口; ·该信号的传送方向是输出,即它是由微处理器产生的输出 信号;它的有效电平为1/0,其含义为,在这个信号线上 的逻辑1电平表明CPU当前是在访问存储器,而逻辑0电平 表明是在访问I/0接口 又如,“中断接口”中的NTR信号 ·是可屏蔽中断请求输入信号,其有效电平是逻辑1。外部 设备利用这个信号通知微处理器,它们需要得到服务
• 例如，“存储器/IO接口”中的M/IO信号: • 其功能是“存储器/IO指示”，用以告诉外部电路当前微处 理器是在访问存储器还是I/O接口； • 该信号的传送方向是输出，即它是由微处理器产生的输出 信号；它的有效电平为1/0，其含义为，在这个信号线上 的逻辑1电平表明CPU当前是在访问存储器，而逻辑0电平 表明是在访问I/O接口。 • 又如，“中断接口”中的INTR信号: • 是可屏蔽中断请求输入信号，其有效电平是逻辑1。外部 设备利用这个信号通知微处理器，它们需要得到服务
公 1.地址和数据总线信号 ·地址总线和数据总线形成了CPU与存储器和O子 系统间进行通信的基本通路 在早期的 Intel微处理器(如8085、8086/8088)中, 曾普遍采用地址总线和数据总线复用技术,即将 部分(或全部)地址总线与数据总线共用微处理器 的一部分引脚,目的是为了减少微处理器的引脚 数量,但由此也会带来控制逻辑及操作时序上的 复杂性
1. 地址和数据总线信号 • 地址总线和数据总线形成了CPU与存储器和I/O子 系统间进行通信的基本通路。 • 在早期的Intel微处理器(如8085、8086/8088)中， 曾普遍采用地址总线和数据总线复用技术，即将 部分(或全部)地址总线与数据总线共用微处理器 的一部分引脚，目的是为了减少微处理器的引脚 数量，但由此也会带来控制逻辑及操作时序上的 复杂性
公 ·自80286及更高型号的微处理器开始,则采用分开的地址 和数据总线。 姐图15示,803860的地址总线信号A31A2和数 从硬件的观点来看,80386DX的实模式与保护模式之间 仅有一点不同,即地址总线的规模。 在实模式下,只输出低18位地址信号A19~A2。 ·在保护模式下,则输出30位地址信号A31~A2 ·其实,实模式的地址长度为20位,保护模式的地址长度是 32位。其余的两位地址码A1和A0被80386DX内部译码 产生字节允许信号BE3、BE2、BE1和BEO,以控制在总 线上传送字节、字或双字
• 自80286及更高型号的微处理器开始， 则采用分开的地址 和数据总线。 • 如图11.5所示，80386 DX的地址总线信号A31～A2和数 据总线信号D31～D0被分别设定在不同的引脚上。 • 从硬件的观点来看，80386 DX的实模式与保护模式之间 仅有一点不同，即地址总线的规模。 • 在实模式下，只输出低18位地址信号A19～A2。 • 在保护模式下，则输出30位地址信号A31～A2。 • 其实，实模式的地址长度为20位，保护模式的地址长度是 32位。其余的两位地址码A1和A0被80386 DX内部译码， 产生字节允许信号BE3、BE2、BE1和BE0，以控制在总 线上传送字节、字或双字
公 ·由图111及表11-1可以看到,地址总线是输出信号线。它 们用于传送从CPU到存储器或MO接口的地址信息。 在实模式下,20位地址给出了80386DX寻址1M(220)字 节物理地址空间的能力; 而在保护模式下,32位地址可以寻址4G(232)字节的物理 地址空间。 ·无论是在实模式下还是保护模式下,80386DX微型计算 机均具有独立的ⅣO地址空间。 ·该MO地址空间的大小为64K字节单元。 ·所以,在寻址lJO设备时,仅需使用地址线A15~A2及相 应的字节允许信号BE
• 由图11.1及表11-1可以看到，地址总线是输出信号线。它 们用于传送从CPU到存储器或I/O接口的地址信息。 • 在实模式下，20位地址给出了80386 DX寻址1M(220)字 节物理地址空间的能力； • 而在保护模式下，32位地址可以寻址4G(232)字节的物理 地址空间。 • 无论是在实模式下还是保护模式下，80386 DX微型计算 机均具有独立的I/O地址空间。 • 该I/O地址空间的大小为64K字节单元。 • 所以，在寻址I/O设备时，仅需使用地址线A15～A2及相 应的字节允许信号BE
公 数据总线由32条数据线D31~D0构成。由图11.1及表11-1 可看到,数据总线是双向的,即数据既可由存储器或|O 接口输入给CPU,也可以由CPU输出给存储器或ⅣO接口 在数据总线上传送数据的类型是对存储器读/写的数据或 指令代码、对外部设备输入输出的数据以及来自中断控 制器的中断类型码等。 ·在一个总线周期内,80386DX在数据总线上可以传送字 节、字或双字。所以,它必须通知外部电路发生何种形式 的数据传送以及数据将通过数据总线的哪一部分进行传送。 80386DX是通过激活相应的字节允许信号BE3~BE0来 做到这一点的。表11-2列出了每个字节允许信号及对应被 允许的数据总线部分
• 数据总线由32条数据线D31～D0构成。由图11.1及表11-1 可看到，数据总线是双向的，即数据既可由存储器或I/O 接口输入给CPU，也可以由CPU输出给存储器或I/O接口。 • 在数据总线上传送数据的类型是对存储器读/写的数据或 指令代码、对外部设备输入/输出的数据以及来自中断控 制器的中断类型码等。 • 在一个总线周期内，80386 DX在数据总线上可以传送字 节、字或双字。所以，它必须通知外部电路发生何种形式 的数据传送以及数据将通过数据总线的哪一部分进行传送。 • 80386 DX是通过激活相应的字节允许信号(BE3～BE0)来 做到这一点的。表11-2列出了每个字节允许信号及对应被 允许的数据总线部分