《微机原理A》 第十讲:微处理器的內部组成 主讲老师:王克义
《微机原理A》 第十讲：微处理器的内部组成 主讲老师：王克义
本讲主要内容 微处理器内部组成结构 ·各组成部件的功能
• 微处理器内部组成结构 • 各组成部件的功能 本讲主要内容
·为了说明现代微处理器的内部组成结构,我们给 出一个经适当简化的 Pentium处理器的内部结构 框图(如图10.1所示),并以此为例对现代微处理器 的主要组成部件及其实现技术做概要说明
• 为了说明现代微处理器的内部组成结构，我们给 出一个经适当简化的Pentium处理器的内部结构 框图 (如图10.1所示 )，并以此为例对现代微处理器 的主要组成部件及其实现技术做概要说明
图101 Pentium处理器的内部结构框图 公 指令 Cache(8KB) BTB 数据总线(64位) 预取缓冲器 控制单元(CU 总线接口单元 指令译码器 地址总线(32位) Microcode 执行单元(EU ROM 控制总线 ALU ALU (U流水)(V流水) (BIU) 寄存器组 浮点处理单元 (FPU) 432位32位 数据 Cache(8KB)
图10.1 Pentium 处理器的内部结构框图 数据总线(64位) 控制总线 地址总线(32位) 总 线 接 口 单 元 指令 预取缓冲器 指令译码器 数据 执行单元 ALU (U流水) ALU (V流水) 寄存器组 控制单元(CU) Microcode ROM 浮点处理单元 (FPU) 32位 32位
公 10.1总线接口单元BU 总线接口单元 BIU(Bus Interface Un是微处理 器与微机中其他部件(如存储器、∥O接口等进行 连接与通信的物理界面。 ·通过这个界面,实现微处理器与其他部件之间的 数据信息、地址信息以及控制命令信号的传送。 ·由图101可见, Pentium处理器的外部数据总线宽 度为64位,它与存储器之间的数据传输率可达 528MB/s
10.1 总线接口单元BIU • 总线接口单元BIU(Bus Interface Unit)是微处理 器与微机中其他部件(如存储器、I/O接口等)进行 连接与通信的物理界面。 • 通过这个界面，实现微处理器与其他部件之间的 数据信息、地址信息以及控制命令信号的传送。 • 由图10.1可见，Pentium处理器的外部数据总线宽 度为64位，它与存储器之间的数据传输率可达 528MB/s
公 ·由于 Pentium处理器内部的算术逻辑单元 ALU( Arithmatic Logic Un)和寄存器的宽度仍是 32位的,所以它仍属于32位微处理器。 · Pentium处理器的地址总线位数为32位,即它的 直接寻址物理地址空间为232=4GB。 另外,BU还有地址总线驱动、数据总线驱动、 总线周期控制及总线仲裁等多项功能
• 由于Pentium处理器内部的算术逻辑单元 ALU(Arithmatic Logic Unit)和寄存器的宽度仍是 32位的，所以它仍属于32位微处理器。 • Pentium处理器的地址总线位数为32位，即它的 直接寻址物理地址空间为232＝4GB。 • 另外，BIU还有地址总线驱动、数据总线驱动、 总线周期控制及总线仲裁等多项功能
公 102指令 Cache与数据 Cache Cache(高速缓存)技术是现代微处理器及微型计 算机设计中普遍采用的一项重要技术。 ·它使cPU在较低速的存储器件条件下获得较高速 的存储器访问时间,并提高系统的性能价格比。 ·在 Pentium之前的80386设计中,曾在处理器外部 设置一个容量较小但速度较快的“片外 Cache”。 80486中,则是在处理器内部设置了一个8KB的 ·“片內 Cache”,统一作为指令和数据共用的高速 缓存
10.2 指令Cache与数据Cache • Cache(高速缓存)技术是现代微处理器及微型计 算机设计中普遍采用的一项重要技术。 • 它使CPU在较低速的存储器件条件下获得较高速 的存储器访问时间，并提高系统的性能价格比。 • 在Pentium之前的80386设计中，曾在处理器外部 设置一个容量较小但速度较快的“片外Cache”。 • 80486中，则是在处理器内部设置了一个8KB的 • “片内Cache”，统一作为指令和数据共用的高速 缓存
公 · Pentium处理器中的 Cache设计与80386和80486 有很大的不同,它采用哈佛结构。 把 Cache分为“指令 Cache”和“数据 Cache分别 设置,从而避免仅仅设置统一 Cache时发生存储 器访问冲突的现象。 Pentium包括两个8KB的 Cache—一个为8KB的 数据 Cache,一个为8KB的指令 Cache ·指令 Cache只存储指令,而数据 Cache只存储指 令所需的数据
• Pentium处理器中的Cache设计与80386和80486 有很大的不同，它采用哈佛结构。 • 把Cache分为“指令Cache”和“数据Cache”分别 设置，从而避免仅仅设置统一Cache时发生存储 器访问冲突的现象。 • Pentium包括两个8KB的Cache——一个为8KB的 数据Cache，一个为8KB的指令Cache。 • 指令Cache只存储指令，而数据Cache只存储指 令所需的数据
公 在只有统一的高速缓存的微处理器(如80486) 中,一个数据密集的程序很快就会占满高速缓 存,几乎没有空间用于指令缓存,这就降低了微 处理器的执行速度 在 Pentium中就不会发生这种情况,因为它有单 独的指令 Cache。 如图10.1所示,经过B儿U,指令被保存在8KB的 “指令 Cache”中,而指令所需要的数据则保存在 8KB的“数据 Cache”中
• 在只有统一的高速缓存的微处理器(如 80486) 中，一个数据密集的程序很快就会占满高速缓 存，几乎没有空间用于指令缓存，这就降低了微 处理器的执行速度。 • 在Pentium中就不会发生这种情况，因为它有单 独的指令Cache。 • 如图10.1所示，经过BIU，指令被保存在8KB的 “指令Cache”中，而指令所需要的数据则保存在 8KB的“数据Cache”中
10.3超标量流水线结构 超标量流水线”结构是 Pentium处理器设计技术的 核 流水线( pipeline)方式是把一个重复的过程分解为 若千子过程,每个子过程可以与其他子过程并行 进行的工作方式
10.3 超标量流水线结构 • “超标量流水线”结构是Pentium处理器设计技术的 核心。 • 流水线(pipeline)方式是把一个重复的过程分解为 若干子过程，每个子过程可以与其他子过程并行 进行的工作方式