《微机原理A》 第十九讲:并行通信及其接口电路 主讲老师:王克义
《微机原理A》 第十九讲：并行通信及其接口电路 （一） 主讲老师：王克义
公 本讲主要内容 简单并行接口电路; 可编程并行接口电路8255A的结构
z 简单并行接口电路； z 可编程并行接口电路8255A的结构。 本讲主要内容
公 19.1概述 ·在计算机和数据通信系统中,有两种基本的数据 传送方式,即串行数据传送方式和并行数据传送 方式,也称串行通信和并行通信。 ·数据在单条一位宽的传输线上按时间先后一位 位地进行传送,称为串行传送; 数据在多位宽的传输线上各位同时进行传送,称 为并行传送 ·和串行传送相比,在同样的时钟速率下,并行传 送的数据传输率较高
19.1 概述 • 在计算机和数据通信系统中，有两种基本的数据 传送方式，即串行数据传送方式和并行数据传送 方式，也称串行通信和并行通信。 • 数据在单条一位宽的传输线上按时间先后一位一 位地进行传送，称为串行传送； • 数据在多位宽的传输线上各位同时进行传送，称 为并行传送。 • 和串行传送相比，在同样的时钟速率下，并行传 送的数据传输率较高
公 ·并行通信往往适用于信息传输率要求较高,而传 输距离较短的场合 在本章,我们重点介绍并行通信及其所要求的并 行接口电路,研究它们的组成、功能及典型的并 行接口芯片的工作原理及使用方法 ·首先介绍几种简单的(不可编程)并行输入输出接 口电路,然后着重介绍可编程并行接口电路 8255A及其典型应用
• 并行通信往往适用于信息传输率要求较高，而传 输距离较短的场合。 • 在本章，我们重点介绍并行通信及其所要求的并 行接口电路，研究它们的组成、功能及典型的并 行接口芯片的工作原理及使用方法。 • 首先介绍几种简单的(不可编程) 并行输入输出接 口电路，然后着重介绍可编程并行接口电路 8255A及其典型应用
公 19.2简单的并行接口电路 ·在输入输出接口电路中,经常要对所传送的信号 进行缓冲、驱动和锁存。 能实现这种功能的接口芯片通常是简单的数据锁 存器、缓冲器以及双向总线收发器等 锁存器74LS373; 缓冲器74LS244; 数据总线收发器74LS245
19.2 简单的并行接口电路 • 在输入输出接口电路中，经常要对所传送的信号 进行缓冲、驱动和锁存。 • 能实现这种功能的接口芯片通常是简单的数据锁 存器、缓冲器以及双向总线收发器等。 锁存器74LS373； 缓冲器74LS244； 数据总线收发器74LS245
公 1.锁存器74LS373 74LS373是一种8位D锁存器电路(D- Latch),具 有三态控制输出,其逻辑电路及引脚图如图19.1 所示 图中小括号内的数字编号为芯片的引脚号
• 74LS373是一种8位D锁存器电路(D-Latch)，具 有三态控制输出，其逻辑电路及引脚图如图19.1 所示。 • 图中小括号内的数字编号为芯片的引脚号。 1. 锁存器74LS373
公 图19174LS373锁存器 1D G 1Q 1D 2D/4) (5)-2Q 2D 2 6 3D 3Q 3D 3 (8 ■■■■■■■■■■■■■■■■■■■ 4D 4Q 4D 4Q 13)□… 5D 5Q 5D 5Q 6D 6Q 6D(14) ":(15)6Q 7D 7Q: 7D(17 a(16)7Q 8D 8Q 8D18 (19) 8Q OE L以)5 (选通 (a)逻辑电路 (b)引脚图
图19.1 74LS373锁存器 G (选通） D G Q (3) (8) (4) (13) (7) (17) (14) (2) (11) (6) (5) (12) (9) (19) (15) (16) 3D 4D 5D 6D 7D 8D (18) 2D 3Q 4Q 5Q 6Q 7Q 8Q 2Q 1D OE (1) （a）逻辑电路 G OE 3D 4D 5D 6D 7D 8D 2D 1D 3Q 4Q 5Q 6Q 7Q 8Q 2Q 1Q （b）引脚图 1Q
公 由图191可见,该电路由8个D锁存器构成(图中仅 画一个,其余与此相同),有8个输入端1D~8D, 8个输出端1Q~8Q,两个控制端: ·选通端G和输出允许端OE。 ·当选通端G为高电平时,则D锁存器的输出跟随相 应输入数据端的逻辑电平; 当G变为低电平时,则D锁存器中的当前内容被锁 存 只有当输出允许信号OE有效(为低电平)时,锁存 器中的信息才出现在输出端1Q~8Q上;如果OE 为高电平,则输出处于高阻态
• 由图19.1可见，该电路由8个D锁存器构成(图中仅 画一个，其余与此相同)，有8个输入端1D～8D， 8个输出端1Q～8Q，两个控制端： • 选通端G和输出允许端OE。 • 当选通端G为高电平时，则D锁存器的输出跟随相 应输入数据端的逻辑电平； • 当G变为低电平时，则D锁存器中的当前内容被锁 存。 • 只有当输出允许信号OE有效(为低电平) 时，锁存 器中的信息才出现在输出端1Q～8Q上；如果OE 为高电平，则输出处于高阻态
公 ·74LS373的真值表如表19-1所示。 该表中H为高电平,L为低电平,QO为原状态,Z为高阻 态,X表示任意值(为H或L均可)。 选通G 输出允许OE 输入D 输出Q HHLx LLLH Q(原状态 X Z(高阻态) 表19-174LS373真值表
• 74LS373的真值表如表19-1所示。 • 该表中H为高电平，L为低电平，Q0为原状态，Z为高阻 态，X表示任意值(为H或L均可)。 选通G 输出允许OE 输入D 输出Q H L L L H L H H L L X Q0(原状态） XHX Z（高阻态） 表19-1 74LS373真值表
公 ·从表19-1可以看到74LS373的功能为 ·当选通端G为高电平,同时输出允许端OE为低电 平时,则输出Q=输入D(输出Q跟随输入D); ·当选通端G为低电平,而输出允许端OE也为低电 平时,则输出Q=Q0(Q0为原状态,即选通端G由 高电平变为低电平时输出端Q的状态); 当输出允许端OE为高电平时,无论选通端G为何 值,输出端Q总为高阻态
• 从表19-1可以看到74LS373的功能为： • 当选通端G为高电平，同时输出允许端OE为低电 平时，则输出Q＝输入D(输出Q跟随输入D)； • 当选通端G为低电平，而输出允许端OE也为低电 平时，则输出Q＝Q0(Q0为原状态，即选通端G由 高电平变为低电平时输出端Q的状态)； • 当输出允许端OE为高电平时，无论选通端G为何 值，输出端Q总为高阻态