2.1 逻辑代数的基本概念 2.2 逻辑代数的基本定理和规则 2.3 逻辑函数表达式的形式与变换 2.4 逻辑函数的简化

2.1 逻辑代数的基本概念 2.2 逻辑代数的公式、定理和规则 2.3 逻辑函数的化简 2.4 逻辑函数的表示方法及其相互转换

1.4 逻辑代数的基本定理 1.5 逻辑函数及其表示方法 1.6（1.7） 逻辑函数的卡诺图化简法 1.7（1.8） 具有无关项逻辑函数及其化简

Sec2.1 CMOS 反向器 • 1.CMOS逻辑电路的逻辑电平 • 2.CMOS 反向器 Sec 2.2 CMOS 逻辑门 ➢ CMOS 与非门 ➢ CMOS 或非门 ➢ CMOS 同向缓冲逻辑门 ➢ 与-或-非门 ➢ 异或门 ➢ 三态门 Sec2.3.异或门和其他逻辑门 • 1. 异或门及其应用 • 2. 传输门及其应用 • 3. 三态门 • 4. 漏极开路门 • 5. “线与”逻辑

5.1 基本RS触发器 5.2 时钟控制的触发器 5.3 集成触发器 5.4 触发器的逻辑符号及时序图

5.1 基本R－S触发器 5.2 电平触发式触发器 5.3 主从触发式触发器 5.4 边沿触发式触发器 5.5 触发器逻辑功能的转换

8.1二进制计数器 8.2十进制计数器 8.3集成计数器 8.4N进制计数器 8.5寄存器 8.6顺序脉冲发生器

3.1试分析图题3.1所示各组合逻辑电路的逻辑功能

北京大学：《数字逻辑电路 Digital Circuits》课程授课电子教案_第五章 时序电路分析与设计（三）异步时序电路分析与设计

3.1 逻辑电路设计文档标准 3.1.1 框图 3.1.2 门的符号标准 3.1.3 信号名和有效级 3.1.4 引端的有效级 3.1.5 引端有效级的变换 3.1.6 图面布局及总线 3.1.7 时间图 3.2 组合电路分析 3.2.1 穷举法 3.2.2 逻辑代数法 3.2.3 利用摩根定律分析 3.2.4 利用卡诺图 3.3 组合电路设计 3.3.1 根据逻辑问题的描述、写出逻辑表达式 3.3.2 逻辑电路的变换 3.4 组合电路中的竞争与险象 3.4.1 竞争现象 3.4.2 险象 3.4.3 险象的判别 3.4.4 险象的消除 3.5 常用MSI组合逻辑器件及应用 3.5.1 译码器 3.5.2 编码器 3.5.3 三态缓冲器 3.5.4 多路选择器 3.5.5 奇偶校验电路 3.5.6 比较器 3.5.7 加法器