时序电路的结构与特 内部含有存储器件(触发器、锁存器); 信号变化受时钟控制; 通常采用状态变化进行描述; 采用进程进行设计;

一、计算机病毒的结构和工作机制 四大模块: 感染模块 触发模块 破坏模块(表现模块) 引导模块(主控模块)

目录 第1章绪论 第2章逻辑代数基础 第3章逻辑门电路 第4章集成触发器 演示文 第5章脉冲信号的产生与整形 第6章组合逻辑电路 第7章时序逻辑电路 第8章数模与模数转换器 第9章半导体存储器 第10章可编程逻辑器件

第七章中规模通用集成电路及其应用 集成电路由SSI发展到MSI、LSI和VLSI,使单个芯片 容纳的逻辑功能越来越强。 一般来说,在SSI中仅是基本器件(如逻辑门或触发器) 的集成,在MSI中已是逻辑部件(如译码器、寄存器等)的 集成,而在LSI和VLSI中则是一个数字子系统或整个数字 系统(如微处理器)的集成

第7章时序逻辑设计原理(三) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

第7章时序逻辑设计原理(四) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

第7章时序逻辑设计原理(一) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序电路对输入脉冲的两个限制条件

第5章数据库对象的操作 5.1数据类型 5.2表操作 5.3视图操作 5.4索引操作 5.5存储过程 5.6触发器 5.7图表

一、重要的时序电路模块( SEQUENTIAL CIRCUIT MODELS)是构成数字系统和计算机的重要组成部分,主要是寄存器和计数器。 二、寄存器常用于数字系统中数据的暂存和传输。计数器除用于计数外,还对时序电路操作序列的跟踪和控制发挥重要作用。它们同时 都是构成CPU的重要基础模块。 三、通用时序电路模块由门电路与触发器组合构成,其特点是由多个或多级相同的单元电路构成。 四、这些模块可用于构造标准的TTL器件,也可作为VLS设计库中的功能块