1掌握同步时序电路的一般分析方法 2掌握同步计数器的一般分析方法 3会用反馈归零法、反馈置数法和级联法将集成芯片构成任意进制计数器 4根据功能表会用大、中规模集成芯片构成给定功能的电路  第1、2学时： 时序逻辑电路的分析方法  第3、4学时： 时序逻辑电路的设计方法  第5、6学时： 同步计数器  第7、8学时： 集成同步计数器及其应用  第9、10学时：数据寄存器和移位寄存器

§5-1 概述 §5-2 时序逻辑电路的分析方法 §5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法

6.1 设计时序逻辑电路的原则 6.2 时序逻辑电路的设计方法与步骤 6.3 同步时序逻辑电路设计 (时钟同步状态机的设计)

第7章时序逻辑电路 一、概述 二、时序逻辑电路的分析方法 三、演示文稿 四、计数器 五、寄存器和移位寄存器 六、同步时序逻辑电路的设计 七、本章小结

5.1时序逻辑电路的特点和表示方法 5.2时序电路的分析方法 5.3寄存器 5.4计数器 5.5顺序脉冲发生器 5.6时序电路的设计方法

第7章时序逻辑设计原理(四) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

一、时序电路(sequential circuit)：电路某一时刻的稳定输出不仅取决于当前输入(present input )，还取决于过去输入(past input)。触发器作为记忆元件保存了过去的输入。 二、现态与次态：过去的输入用触发器的内部状态来表示，称为现态(present state);当前输入之后转变后的状态称谓次态(next state)。时序电路在外部激励下改变状态，因此，时序电路就是有限状态自动机。 三、在描述触发器功能时，我们用了Q0表示现态，Q表示次态。下面我们会用更一般的描述，Qn表示现态，Qn＋1表示次态

第7章时序逻辑设计原理(三) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

7.1时序逻辑电路的特点与分类 7.2时序逻辑电路的分析 7.3时序逻辑电路的设计

6.1时序逻辑电路的基本概念 6.2时序逻辑电路的一般分析方法 6.3计数器 6.4数码寄存器与移位寄存器 6.5时序逻辑电路的设计方法