第6章 时序逻辑电路的设计
1 第6章 时序逻辑电路的设计
6设计时序逻辑电路的原则: ·1使用MSI电路设计 ①芯片的数量越少越好; ②芯片的种类越少越好; ③连线越少越好. ·2用LSI(大规模)集成电路设计时序逻辑电路: 使用FF和门的数量越少越好,因为这些器件的数量,在 S片中占用资源。所以占用芯片资源越少越好
2 6.1设计时序逻辑电路的原则: • 1.使用MSI电路设计: • ①芯片的数量越少越好; • ②芯片的种类越少越好; • ③连线越少越好. • 2.用LSI(大规模)集成电路设计时序逻辑电路: • 使用FF和门的数量越少越好，因为这些器件的数量，在 LSI芯片中占用资源。所以占用芯片资源越少越好
62时序逻辑电路的设计方法与步骤 1时序逻辑电路的设计方法 用术语把一个一般的时序电路分成几个基本部件 (方框图)及其输入输出变量; 根据问题要求得到时序状态图; 对于具体的计数态序要转换成状态转换表(又叫次 态表) 确定选用的FF,并得到状态转换表: 用卡诺图方法推导时序逻辑的要求的表达式; 按具体态序实现时序逻辑图
3 6.2时序逻辑电路的设计方法与步骤 1.时序逻辑电路的设计方法 • 用术语把一个一般的时序电路分成几个基本部件 (方框图)及其输入输出变量; • 根据问题要求得到时序状态图; • 对于具体的计数态序要转换成状态转换表(又叫次 态表); • 确定选用的FF，并得到状态转换表; • 用卡诺图方法推导时序逻辑的要求的表达式; • 按具体态序实现时序逻辑图
2时序逻辑电路的设计步骤(I) 对问题进行逻辑抽象,得出状态转换图和状态转换表; (1)分析给定的问题,确定输入变量、输出变量及电路状态数; (2)定义输入输出逻辑壮态和每个电路壮态的含义并将电路 壮态的顺序编号; (3)按题意列出状态转换表或状态转换图; 状态化简将等价状态合并求最简的状态转换图;
4 2.时序逻辑电路的设计步骤(Ⅰ) • 对问题进行逻辑抽象,得出状态转换图和状态转换表; (1)分析给定的问题,确定输入变量、输出变量及电路状态数; (2)定义输入/输出逻辑壮态和每个电路壮态的含义并将电路 壮态的顺序编号; (3)按题意列出状态转换表或状态转换图; • 状态化简,将等价状态合并,求最简的状态转换图;
2时序逻辑电路的设计步骤(工 状态分配(状态编码)时序逻辑电路是以FF状态的不同组 合表示的, (1)确定FF的数目, (2)共有多少个状态:2m1M2; A.M<2情况下:从2n个状态截短出M个状态; B.M个状态的情况下,排列顺序有多少种; 确定FF的类型,求电路的状态方程、驱动方程、输出方程; 画出逻辑电路图, 检查能否自启动
5 2.时序逻辑电路的设计步骤(Ⅱ) • 状态分配(状态编码):时序逻辑电路是以F.F.状态的不同组 合表示的, (1)确定F.F.的数目, (2)共有多少个状态: 2n–1<M≤2 n ; A. M<2n 情况下:从2 n个状态截短出M个状态; B. M个状态的情况下,排列顺序有多少种; • 确定F.F.的类型,求电路的状态方程、驱动方程、输出方程; • 画出逻辑电路图, • 检查能否自启动
同步时序逻辑电路的设计过程 逻辑 状态 时序逻辑|抽象|状态转换化简最简状态 电路 逻辑 问题 图(表) 转换图(表)方程式 电路图 选定触发检查能否 器的类型 自启动
6 同步时序逻辑电路的设计过程
3设计实例 (1)态序有规则的时序逻辑电路设计:
7 3.设计实例 (1)态序有规则的时序逻辑电路设计：
例1:设计一个有进位输出的模13计数器 解 CP FF 楚还达G阄壓,3難制计 懑⑩癣也为Q面进位 dCI 1K Ja @ 03Q1QCK@0 22o 4QFQ1Q0+Q1kFQ 器为13i S0..s 民糖Q转换图如图 输出方程 (Q3 Q, Q,Q) (④QQ路能否自启动。 构横M13:10141001091100 在3种情况下,第1个CP来到时,榕間以使让数器进 入循环状态,该电路可以自启动。 101 0110 (4)写出状态转换 100 1000 011 (c)
8 (1)这是一个Moore型，13进制计数 器。令进位输出为C，C=1有进位输 出；C=0表示无进位输出。 (2)计数器为13进制，用S0……S12 表示13个状态。状态转换图如图所 示。 (3)因为模M=13，2 3<13<24，可以取M=4(4个FF)，令S0=0000为初态；S12=1100为末 态。 (4)写出状态转换。 (5)状态方程： Q3 n+1=Q3Q2+Q2Q1Q0 Q2 n+1=Q3Q1Q0Q2+Q1Q0Q2 Q1 n+1=Q1Q0+Q1Q0 Q0 n+1=Q3Q0+Q2Q0 输出方程： C=Q3Q2 (6)由状态方程得到驱动方程： J3= Q2Q1Q0 K3= Q2Q1Q0 J2= Q1Q0 K2= Q3Q1Q0 J1= Q0 K1= Q0 J0= Q3Q2 K0=1 (7)检查电路能否自启动。 设动态为1101→1010或1110→0010或1111→0000 在3种情况下，第1个CP来到时，都可以使计数器进 入循环状态，该电路可以自启动。 例1：设计一个有进位输出的模13计数器 解
例2:设计一个串行数据检测器。要求连续输入3个或3个以 上的1时,输出为1,其它情况下输出为0。 (1)因为输入多于31 自入r 辅逻ˆ噸同 态及输出卡诺图。 Q Q 初态X 态,输Q2个1时为 C1 C1 1K 1K (3)状态转 FFO FFI CP 否自启动 1/0 故 (a)Q1 当电路初态进入11状态后 0/0 若难林种923 Q0叶+1 次 剩动格0 0/0 K=X K 次 11 该笔s0sns X/Y 自启动部分 Q,Q
9 例2：设计一个串行数据检测器。要求连续输入3个或3个以 上的1时，输出为1，其它情况下输出为0。 (1)因为输入多于3个1，有输出。设输入变量为x；检测 结果为输出变量，定义为y；又因连续输入3个1以上有 输出，因此要求同步计数。 (2)状态分析：初态S0为全0状态，设输入一个1时为S1 态，输入2个1时为S2，输入3个1及以上为S3。 (3)状态转换图如图所示： (4)状态转换表。因为输入m>3和连续输入3个1(m=3)状态是相同的，都停留在S2上，故 状态转换图可以简化成如下。 X sn S0 S1 S2 S3 0 S0 /0 S0 /0 S0 /0 S0 /0 1 S1 /0 S2 /0 S3 /1 S4 /1 (5)最多连续输入m=3，可选用 n=2，2个J-K FF，于是可画出次 态及输出卡诺图。还可分解为3 个卡诺图。 (6)状态方程：Q1 n+1=xQ0Q1+xQ1 Q0 n+1=xQ1Q0+1·Q1 驱动方程：J1=xQ0 n J0=xQ1 K1=x K0=1 输出方程：y=xQ1 n Q1 n+1 Q0 n+1 y (7)逻辑电路图： (8)检查能否自启动： 当电路初态进入11状态后： 若x=1时，Q1 n+1Q0 n+1=10状态为 次态；若x=0时，Q1 n+1 Q0 n+1=00 次态。 该电路可以自启动。 自启动部分
(2)考虑自启动的时序逻辑电路设计 例3:设计一个7进制计数器。要求它能够自启动。已知计数 器的状态转换图及状态编码。 001 100 (010)< 101 有7个状态,m=7,选取3个FF, 就可以完成模7计数。 状态方程: 011 111 110 Q2Q3 Q Q2eQ Q2Q3 Q2+1=Q 01 10 Q3+=Q2 100 001 101 010 l10 l11 00011110 00 10 1110 0× 0× 0 0 0 0|× 。长。 +1
10 （2）考虑自启动的时序逻辑电路设计 例3：设计一个7进制计数器。要求它能够自启动。已知计数 器的状态转换图及状态编码。 有7个状态，m=7，选取3个FF， 就可以完成模7计数。 状态方程： Q1 n+1= Q2⊕Q3 Q2 n+1= Q1 Q3 n+1= Q2