中断系统 20211/21
2021/1/21 1 中断系统
5180c51的中断系统 5.1.180C51的中断系统结构 中断的概念 CPU在处理某一事件A时,发生了另一事件B请 求CPU迅速去处理(中断发生); CPU暂时中断当前的工作,转去处理事件B(中 断响应和中断服务); 待CPU将事件B处理完毕后,再回到原来事件A被 中断的地方继续处理事件A(中断返回),这一过 程称为中断。 20211/21
2021/1/21 2 5.1 80C51的中断系统 5.1.1 80C51的中断系统结构 一、中断的概念 CPU在处理某一事件A时，发生了另一事件B请 求CPU迅速去处理（中断发生）； CPU暂时中断当前的工作，转去处理事件B（中 断响应和中断服务）； 待CPU将事件B处理完毕后，再回到原来事件A被 中断的地方继续处理事件A（中断返回），这一过 程称为中断
MCS-51单片机的中断系统结构 主程序 中断响应 中断请求执行主 程序 执行 中断 断点 处理 程序 继续执行 主程序 中断返回 20211/21
2021/1/21 3 MCS-51单片机的中断系统结构 执行主 程序 主程序 继续执行 主程序 断点 中断请求 中断响应 执行 中断 处理 程序 中断返回
断点 主程序A 响应 返回 RETI 中断服务程序B 引起cPU中断的根源,称为中断源。中断源向CPU提出 的中断请求。CPU暂时中断原来的事务A,转去处理事件B。 对事件B处理完毕后,再回到原来被中断的地方(即断点), 称为中断返回。实现上述中断功能的部件称为中断系统(中 断机构)。 20211/21
2021/1/21 4 引起CPU中断的根源，称为中断源。中断源向CPU提出 的中断请求。CPU暂时中断原来的事务A，转去处理事件B。 对事件B处理完毕后，再回到原来被中断的地方（即断点）， 称为中断返回。实现上述中断功能的部件称为中断系统（中 断机构）。 主程序A 响应 返回 断点 RETI … … 中断服务程序B
随着计算机技术的应用,人们发现中断技 术不仅解决了快速主机与慢速O设备的数据 传送问题,而且还具有如下优点: 令分时操作。CPU可以分时为多个O设备 服务,提高了计算机的利用率; 实时响应。CPU能够及时处理应用系统的 随机事件,系统的实时性大大增强; 可靠性高。CPU具有处理设备故障及掉电 等突发性事件能力,从而使系统可靠性提高。 20211/21
2021/1/21 5 随着计算机技术的应用，人们发现中断技 术不仅解决了快速主机与慢速I/O设备的数据 传送问题，而且还具有如下优点： ❖ 分时操作。CPU可以分时为多个I/O设备 服务，提高了计算机的利用率； ❖实时响应。CPU能够及时处理应用系统的 随机事件，系统的实时性大大增强； ❖可靠性高。CPU具有处理设备故障及掉电 等突发性事件能力，从而使系统可靠性提高
二、80C51中断系统的结构 80c51的中断系统有5个中断源(8052有6 ),2个优先级,可实现二级中断嵌套。 TCON IE 硬件查询 EXO 1 EA 1 PXO 然/高 自 IEO 级 优先 ETO 1 PTO TFO 级中断入口 中断源 ITI EXI 1 IEl ETl 1 PTI 低 TFl 级 1Ⅸ R≥ 然优先级断 中断入 源 SCON 20211/21 6
2021/1/21 6 二、80C51中断系统的结构 80C51的中断系统有5个中断源（8052有 6 个） ，2个优先级，可实现二级中断嵌套 。 EX0 EA PX0 0 1 ET0 PT0 0 1 EX1 PX1 0 1 ET1 PT1 0 1 ES PS 0 1 ≥1 RI TI SCON TCON IE0 TF0 IE1 TF1 1 0 1 0 1 IT0 IT1 INT0 INT1 T0 T1 RX TX IE IP 1 1 1 1 1 1 1 1 0 硬件查询 自 然 优 先 级 自 然 优 先 级 中断入口 中断入口 高 级 低 级 中断源 中断源
5.1.280C51的中断源 、中断源 TCON IE 硬件查询 NTo ITO 7 EXO PXO 然 级 优 ETO 先 TFO 级中断入口 中断源 m EXI 1 PX1 I ETI 1 PTI I 低 TI TFI 然级 优 先 RX ES 1 Ps I 级中断入口 TX 中断源 20211/21
2021/1/21 7 5.1.2 80C51的中断源 一、中断源 EX0 EA PX0 0 1 ET0 PT0 0 1 EX1 PX1 0 1 ET1 PT1 0 1 ES PS 0 1 ≥1 RI TI SCON TCON IE0 TF0 IE1 TF1 1 0 1 0 1 IT0 IT1 INT0 INT1 T0 T1 RX TX IE IP 1 1 1 1 1 1 1 1 0 硬件查询 自 然 优 先 级 自 然 优 先 级 中断入口 中断入口 高 级 低 级 中断源 中断源
TCON IE 硬件查询 MO.71 EXO 1EA 自 0 IEO 然优先 ETO 1 PTo I 级」中断入口 中断源 EXl 1 ETI 1 PTI 自然优先 低 级 TK PS 级」中断入口 中断源 SCON (P3.2)。可由IT0(T0N.0)选择其为 低电平有效还是下降沿有效。当CPU检测到P3.2 引脚上出现有效的中断信号时,中断标志 IE0(TON.1)置1,向CPU申请中断 20211/21
2021/1/21 8 1、 （P3.2）。可由IT0(TCON.0)选择其为 低电平有效还是下降沿有效。当CPU检测到P3.2 引 脚 上 出 现 有 效 的 中 断 信 号 时 ， 中 断 标 志 IE0(TCON.1)置1，向CPU申请中断。 EX0 EA PX0 0 1 ET0 PT0 0 1 EX1 PX1 0 1 ET1 PT1 0 1 ES PS 0 1 ≥1 RI TI SCON TCON IE0 TF0 IE1 TF1 1 0 1 0 1 IT0 IT1 INT0 INT1 T0 T1 RX TX IE IP 1 1 1 1 1 1 1 1 0 硬件查询 自 然 优 先 级 自 然 优 先 级 中断入口 中断入口 高 级 低 级 中断源 中断源
TCON IE 硬件查询 MO.71 EXO 1EA 自 0 IEO 然/高 ETO 1 PTo I 优先 级」中断入口 中断源 EXl 1 ETI 1 PTI 自然优先 低 级 T PS 级」中断入口 中断源 SCON 2、(P3.3)。可由IT(T00N.2)选择其为低电 平有效还是下降沿有效。当CPU检测到P3.3引脚 出现有效的中断信号时,中断标志IE1(TC0N.3) 置1,向CPU申请中断 20211/21
2021/1/21 9 EX0 EA PX0 0 1 ET0 PT0 0 1 EX1 PX1 0 1 ET1 PT1 0 1 ES PS 0 1 ≥1 RI TI SCON TCON IE0 TF0 IE1 TF1 1 0 1 0 1 IT0 IT1 INT0 INT1 T0 T1 RX TX IE IP 1 1 1 1 1 1 1 1 0 硬件查询 自 然 优 先 级 自 然 优 先 级 中断入口 中断入口 高 级 低 级 中断源 中断源 2、(P3.3）。可由IT1(TCON.2)选择其为低电 平有效还是下降沿有效。当CPU检测到P3.3引脚 上出现有效的中断信号时，中断标志IE1(TCON.3) 置1,向CPU申请中断
TCON IE 硬件查询 MO.71 EXO 1EA 自 0 IEO 然优先 ETO 1 PTo I 级」中断入口 中断源 EXl 1 ETI 1 PTI 自然优先 低 级 T PS 级」中断入口 中断源 SCON 3、TF0(TCON.5),片内定时/计数器T0 溢出中断请求标志。当定时/计数器0发生 溢出时,置位TF0,并向CPU申请中断。 20211/21 10
2021/1/21 10 EX0 EA PX0 0 1 ET0 PT0 0 1 EX1 PX1 0 1 ET1 PT1 0 1 ES PS 0 1 ≥1 RI TI SCON TCON IE0 TF0 IE1 TF1 1 0 1 0 1 IT0 IT1 INT0 INT1 T0 T1 RX TX IE IP 1 1 1 1 1 1 1 1 0 硬件查询 自 然 优 先 级 自 然 优 先 级 中断入口 中断入口 高 级 低 级 中断源 中断源 3、TF0（TCON.5），片内定时/计数器T0 溢出中断请求标志。当定时/计数器T0发生 溢出时，置位TF0，并向CPU申请中断