对BN型易切削钢的冶炼工艺与切削加工性进行了研究.通过实验室热态实验得到不同B、N元素含量的试样,利用理论计算研究试样中主要夹杂物的析出规律,然后对BN夹杂物的形貌、尺寸及组成进行分析,最后对试样进行力学性能测试及切削实验.结果发现在钢中添加B、N元素能够明显改善钢的切削性能,且不影响钢的力学性能

8.1硬件测试的目的 8.2测试软件 HWINFO V4.6.3 8.3测试CONFIG软件 V9.15a 8.4显卡性能测试 8.5 WinTune98测试硬盘UDMA性能

利用反应磁控溅射方法在(100)单晶硅和高速钢(W18Cr4V)基片上制备出不同B含量的Ti-B-N纳米复合薄膜.使用X射线衍射(XRD)和高分辨透射电镜(HRTEM)研究了Ti-B-N纳米复合薄膜的组织结构,并用纳米压痕仪测试了它们的纳米硬度和弹性模量.结果表明:通过改变TiB2靶功率和Ti靶功率的方法可制备出非晶-纳米晶复合结构的Ti-B-N薄膜;Ti-B-N薄膜中主要含有TiN纳米晶,随着B含量的增加,形成的TiN纳米晶尺寸变小,非晶成分增加;当B含量很高时会出现很小的TiB2纳米晶,此时薄膜性能不好;当TiN晶粒尺寸为5 nm左右时,Ti-B-N薄膜力学性能最优,纳米硬度和弹性模量分别达到32.7 GPa和350.3 GPa

定义了评价轧机板形控制性能的六项指标,包括承载辊缝凸度调节域、辊缝横向刚度、板形调控功效曲线、边缘降、辊间接触压力平均幅值和辊间接触压力分布不均匀度.建立了HC,CVC,PC和DSR系列轧机的有限元仿真模型,并从板形控制性能的六项指标方面分析了当前国际上流行的各种机型的特点

以综合化工污泥、膨润土和造孔剂为原料,制成粒径为3~6mm水处理用的生料球,经烘干、预热、焙烧等工艺过程,进行了陶粒填料的合成研究.采用正交试验进行陶粒的制备,测定了所制备陶粒的堆积密度、表观密度、比表面积、筒压强度和磨损率等性能,分析了造孔剂掺量、污泥与膨润土配比、预热时间、预热温度及烧结温度等不同因素对陶粒主要性能的影响.根据作为水处理填料的材料应遵循的原则和对陶粒各性能分析的结果,确定了烧制污泥陶粒的最佳工艺参数:造孔剂掺量5%、污泥与膨润土比例4:6、预热时间30min、预热温度400℃、烧结温度1140℃.扫描电镜照片揭示了陶粒表面和内部孔隙特征及不同烧结温度下陶粒内部孔隙的变化特征

1、了解土壤阳离子交换性能的分析项目及其选择依据。 2、熟悉土壤阳离子交换性能测定时常用的交换方法及其优缺点。 3、掌握酸性、中性土壤阳离子交换量测定的方法原理(1mol/LNH4OAc法)

河钢集团有限公司开发了利用钢液中形成TiOx?MgO?CaO细小粒子改善焊接粗晶热影响区韧性的ITFFP技术（Improve the toughness of HAZ by forming TiOx?MgO?CaO fine particles in steel），成功试制生产出大线能量焊接用30 mm厚度规格（H30）和60 mm厚度规格（H60）EH420海洋工程用钢。母材力学性能试验结果表明，H30和H60试制钢屈服强度分别达到461 MPa和534 MPa，抗拉强度分别达到570 MPa和628 MPa，延伸率分别为26%和24.5%，满足EH420海洋工程用钢国家标准要求。采用Gleeble-3800型热模拟试验机对试制钢进行了200 kJ·cm?1条件下热模拟试验，并对焊接热影响区中的显微组织和?40 ℃冲击韧性进行了分析和测试。结果表明，试制钢中形成的CaO(?MgO)?Al2O3?TiOx?MnS夹杂物可以有效地诱导针状铁素体析出，显著提高钢材的冲击韧性。另外，利用气电立焊设备对H30和H60试制钢分别进行了焊接线能量为247 kJ·cm?1和224 kJ·cm?1的实焊试验，结果显示，H30试制钢焊接接头表面和根部焊缝处?40 ℃冲击吸收功值≥74 J，焊接热影响区≥115 J，H60试制钢焊接接头表面和根部焊缝处?40 ℃冲击吸收功值≥91 J，焊接热影响区≥75 J，焊接接头的冲击性能远高于国家标准值42 J

综述MP35N合金的力学性能和两种强化工艺冷变形和时效处理对其性能的影响,将MP35N合金强化机理分为4类并加以详细阐述,描述不同强化机理的发展历程和现状。分析MP35N合金不同强化机理的优缺点和未来关于MP35N合金的研究思路

天津市中德职业技术学院：《工程材料 Engineering Materials》第一章 材料的结构与性能 1.2 金属材料的性能 1.2.2 金属材料的物理、化学和工艺性能

为了降低硬件开销，越来越多的加法器电路采用传输管逻辑来减少晶体管数量，同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究，提出一种基于摆幅恢复传输管逻辑（Swing restored pass transistor logic, SRPL）的全加器设计方案。该方案首先分析电路的阈值损失机理，结合晶体管传输高、低电平的特性，提出一种摆幅恢复传输管逻辑的设计方法；然后，采用对称结构设计无延时偏差输出的异或/同或电路，利用MOS管补偿阈值损失的方式，实现异或/同或电路的全摆幅输出；最后，将异或/同或电路融合于全加器结构，结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下，本文采用HSPICE仿真验证所设计的逻辑功能，与文献相比延时降低10.8%，功耗延时积（Power-delay product, PDP）减少13.5%以上