4.1 时序电路概述 4.1.1 时序电路的一般形式 4.1.2 时序电路的分类 4.1.3 时序电路的描述方法 4.2 双稳态元件 4.2.1 S-R 锁存器 4.2.2 /S- /R 锁存器 4.2.3 带使能端的S- R 锁存器 4.2.4 D 锁存器 4.2.5 边沿触发D触发器 4.2.6 主从S-R 触发器 4.2.7 主从J-K 触发器 4.2.8 边沿触发J－K 触发器 4.2.9 T 触发器 4.3 同步时序电路的分析方法 4.4 计数器 4.4.1 二进制串行计数器 4.4.2 二进制同步计数器 4.4.3 用跳越的方法实现任意模数的计数器 4.4.4 强置位计数器 4.4.5 预置位计数器 4.4.6 修正式计数器 4.4.7 MSI 计数器及应用 4.5 寄存器 4.5.1 并行寄存器 4.5.2 移位寄存器 4.5.3 MSI寄存器应用举例 4.6 节拍分配器 4.6.1 计数型节拍分配器 4.6.2 移位型节拍分配器 4.6.3 MSI节拍分配器举例

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

一、实验目的: 1 掌握组合逻辑电路的设计及调试方法 2 了解用标准与非门实现逻辑电路的变换方法及技巧

(1)三态输出与非门组成及工作原理

§3.1 概述 §3.2 组合逻辑电路的分析和设计 §3.3 若干常用的组合逻辑电路 §3.4 组合电路中的竞争—冒险现象

在各种复杂的数字电路中,不但需要对二值信号 进行算术运算和逻辑运算,还经常需要将这些信号和 运算结果保存起来。为此，需要使用具有记忆功能 的基本单元。能够存储一位二值信号的单元电路， 被称为触发器。用“FF”表示。 为了实现记忆一位二值信号的功能，触发器必 须具备以下两个基本特点

5.1 基本触发器的逻辑符号与输入波形如图P5.1所示。试作出 Q、Q 的波形

第一节 概述 第二节 可编程阵列逻辑器件（PAL） 第三节 通用阵列逻辑GAL器件 第四节 现场可编程门阵列FPGA

5.1 基本触发器的逻辑符号与输 入波形如图P5.1所示。试作出 Q 、Q 的波形

在各种复杂的数字电路中,不但需要对二值信号 进行算术运算和逻辑运算,还经常需要将这些信号和 运算结果保存起来。为此，需要使用具有记忆功能 的基本单元。能够存储一位二值信号的单元电路， 被称为触发器。用“FF”表示。 为了实现记忆一位二值信号的功能，触发器必 须具备以下两个基本特点