1.1数制 1.2编码

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

★555定时器的工作原理、逻辑功能及由555构成的脉冲电路。 ★由门电路构成的脉冲电路

9.1概述 9.2D/A转换器 9.3A/D转换器 9.4D/A和A/D转换器综合应用

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

第1章 逻辑代数基础 第3章 组合逻辑电路 第4章 触发器 第5章 时序逻辑电路 第2章 门电路 第6章 脉冲波形的产生和整形 第7章 大规模与超大规模集成电路

6.1计数器 6.2寄存器 6.3序列码发生器 6.4数字电子钟 6.5小结

8-1VHDL语言的基本组成 8-2VHDL数据类型和属性 8-3VHL的行为描述 8-4Vd的结构描述

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）数据选择器

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）数字钟