VHDL 允许用户自行定义类型； 自定义类型的元素实际上全部来自预定义类型； 用户定义类型必须在使用以前进行类型说明； （在结构体、函数、过程、进程的说明部分进行说明） 最常用的用户定义类型形式为：

Very high speed integration circuits HDL 起源： 1985 年，美国国防部提出计划； 1987 年成为 IEEE1076 标准； 1993 年进一步修订完善； 是目前标准化程度最高，适应性最广的 HDL 语言； 特点：

系统设计：芯片的功能、尺寸、外部接口、 性能、速度、成本等； 功能设计：系统功能块分割、功能框图 信号流程图、状态转换图等 逻辑设计：各功能块的逻辑表达、逻辑电路图等 功能仿真：不考虑电路连线延时

时序电路的信号变化特点： 同步时序电路以时钟信号为驱动；电路内部信号的变化 （或输出信号的变化）只发生在特定的时钟边沿；其他时刻 输入信号的变化对电路不产生影响；

一、对VHDL程序的宏观结构有一个明确的概念性认识； 二、认识实体、构造体的基本格式 三、理解实体、构造体在VHDL程序中的基本功能 四、能够尝试编写简单的VHDL程序

1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的 HDL编辑环境。通常VHDL文件保存为.vhd文件 2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑 功能是否正确（也叫前仿真，对简单的设计可以跳过这一步， 只在布线完成以后，进行时序仿真）

一个简单频率计的设计（带BCD计数器、LED 七段码显示控制） 频率计的基本原理：将输入信号频率与基准时钟 频率进行比较

Process Statement All the Process Statement is executed in parallel Within the Process Statement, the coding is execute in sequential Process Statement is : OUTPUT depends on INPUT with Sensitivity List to control the event happen

一、VHDL描述语句集合的全貌建立一个清晰的概念； 二、对VHDL主要描述语句的作用有一个正确的认识； 三、建立VHDL是一种并行语言的基本概念；

Behavior Modeling Only the functionality of the circuit, no structure No specific hardware intent For the purpose of synthesis, as well as simulation IN1，…，INn IF in1 THEN OUT1，…，OUTn FOR j IN high DOWNTO low LOOP