6.3同步时序逻辑电路的设计 注:只要求用门电路和触发器设计同步时序逻辑电路 6.3.1一般设计步骤(分析的逆过程) 1、画出原始状态图确定电路的输入、输出变量,以及电路应当包括的状态个数,状态转换 2、状态图化简合并等价状态等价状态:输入相同的情况下→输出相同、次态也相同

第12章时序逻辑电路 12.1时序逻辑电路的分析方法 12.2计数器 12.3寄存器

组合逻辑电路：当前的输出仅取决于当前的输入，与电 路过去的状态无关。例如各种门电路等。 时序逻辑电路：任一时刻的输出信号不但取决于当时的 输入信号，而且还取决于电路原来的状态，与以前的输入有关

§1 概述 §2 时序逻辑电路的分析 §3 寄存器 §4 计数器的分析 §5.4 计数器的设计

第14章时序逻辑电路 14.1触发器 14.1.3J-K触发器 14.3计数器

第11章时序逻辑电路 11-1寄存器 11-2计数器 11-3集成计数器

第七章触发器和时序逻辑电路 7.1双稳态触发器 7.2寄存器 7.3计数器 7.5应用举例

《数字电子技术》课程教学课件（PPT讲稿）第五章 时序逻辑电路 CH55 时序逻辑电路

6.1 时序逻辑电路的概述 6.2 寄存器 6.3 计数器 6.4 集成计数器应用与实验

6.4 计数器 6.4.3 集成计数器 6.5 时序逻辑电路的设计方法