第6章时序逻辑电路 6.1时序逻辑电路的概述 6.2寄存器 6.3计数器 6.4集成计数器应用与实验
第6章 时序逻辑电路 6.2 寄存器 6.3 计数器 6.1 时序逻辑电路的概述 6.4 集成计数器应用与实验
6.1时序逻辑电路的概述 1.时序电路的特点 时序逻辑电路一任何一个时刻的输出状态不仅取决于当时的输入信 号，还与电路的原状态有关。 时序电路的特点：(1)含有记忆元件（最常用的是触发器)。 (2)具有反馈通道。 2.时序电路的组成 输入X1 Z 输出 信号X 组合电路 Z 信号 触发器 触发器 触发器 输出信号 电路 输入信号 m CP
6.1 时序逻辑电路的概述 组合电路 触发器 电路 X1 Xi Z1 Zj Q1 Q m D1 Dm … … … … 输入 信号 信号 输出 触发器 触发器 输出信号 输入信号 CP 1. 时序电路的特点 时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信 号，还与电路的原状态有关。 时序电路的特点：（1）含有记忆元件（最常用的是触发器）。 （2）具有反馈通道。 2. 时序电路的组成
3.时序电路的分类 时序电路的分类有多种，但主要是按照其存储电路 中各触发器是否由统一时钟控制，分为同步时序电路和 异步时序电路两大类型。 (1)同步时序电路 若时序电路中存储电路各触发器状态的更新是在同一时 钟脉冲的特定时刻（如上升沿或下降沿）同步进行的， 这样的时序电路就被称为同步时序电路。 (2)异步时序电路 若时序电路中存储电路各触发器的状态更新不受时钟脉 冲的统一控制，而是在不同时刻分别进行的，或者没有 时钟脉冲，这样的时序电路就被称为异步时序电路。 数字电路中的数码寄存器、计数器、存储器等都是时序 电路的基本单元电路
3. 时序电路的分类 时序电路的分类有多种，但主要是按照其存储电路 中各触发器是否由统一时钟控制，分为同步时序电路和 异步时序电路两大类型。 （1）同步时序电路 若时序电路中存储电路各触发器状态的更新是在同一时 钟脉冲的特定时刻（如上升沿或下降沿）同步进行的， 这样的时序电路就被称为同步时序电路。 （2）异步时序电路 若时序电路中存储电路各触发器的状态更新不受时钟脉 冲的统一控制，而是在不同时刻分别进行的，或者没有 时钟脉冲，这样的时序电路就被称为异步时序电路。 数字电路中的数码寄存器、计数器、存储器等都是时序 电路的基本单元电路
6.2寄存器 6.2.1数码寄存器 数码寄存器一—存储二进制数码的时序电路组件 集成数码寄存器74LS75: FF FF FF D0 CP Rp D
6.2 寄存器 集成数码寄存器74LSl75 ： 6.2.1 数码寄存器 数码寄存器——存储二进制数码的时序电路组件 1D ∧ R C1 Q Q 1D ∧ R C1 Q R C1 1D ∧ 1 FF Q1 Q1 2 FF Q2 Q2 3 FF Q3 Q3 1 D D1 D2 D3 R C1 R 0 1 0 1D ∧ Q Q FF 0 D Q 0 CP
74LS175的功能： RD是异步清零控制端。 Do~D3是并行数据输入端，CP为时钟脉冲端。 2,一23是并行数据输出端。 74LS175的功能表 清零 时钟 输入 输 出 工作模式 Rp CP Do D D2 D3 20212223 0 × ×××X 0000 异步清零 ↑ do dd ds do dd d3 数码寄存 1 1 ×××× 保持 数据保持 1 0 ×××× 保持 数据保持
74LS175的功能: RD是异步清零控制端。 D0 ～D3是并行数据输入端，CP为时钟脉冲端。 Q0 ～Q3是并行数据输出端。 0 1 1 1 RD 清零 × ↑ 1 0 CP 时钟 × × × × d0 d1 d2 d3 × × × × × × × × D0 D1 D2 D3 输 入 0 0 0 0 d0 d1 d2 d3 保 持 保 持 Q0 Q1 Q2 Q3 输 出 工作模式 异步清零 数码寄存 数据保持 数据保持 74LS175的功能表
6.2.2移位寄存器 移位寄存器 一一 不但可以寄存数码，而且在移位脉冲作用 下，寄存器中的数码可根据需要向左或向右移动1位。 1.单向移位寄存器 (1)右移寄存器(D触发器组成的4位右移寄存器) 右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。 FF3是最高位 并 行 输 出 触发器，FFo是最 93 F 低位触发器，从左 D Do 到右依次排列。 串行输入 串行输 CP CR
6.2.2 移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用 下，寄存器中的数码可根据需要向左或向右移动1位。 1．单向移位寄存器 （1）右移寄存器（D触发器组成的4位右移寄存器） 右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。 Q R C1 1D ∧ 1D C1 ∧ R Q 1D C1 ∧ R Q 1D Q ∧ R C1 Q0 Q1 Q2 Q3 CP CR DI 串行输入 串行输出 D0 D1 D2 0 FF 1 FF 2 FF 3 FF 并 行 输 出 D3 FF3 是最高位 触发器， FF0 是最 低位触发器，从左 到右依次排列
并 行 输 出 Q FF FF FF FF D1 串行输入 串行输出 CP CR 设移位寄存器的初始状态为0000，串行输入数码D=1101,从高 位到低位依次输入。其状态表如下： 移位脉冲 输入数码 输出 CP D 20212223 0 0人 1 2 3 4
移位脉冲 输入数码 输 出 CP DI Q0 Q1 Q2 Q3 0 0 0 0 0 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高 位到低位依次输入。其状态表如下： Q R C1 1D ∧ 1D C1 ∧ R Q 1D C1 ∧ R Q 1D Q ∧ R C1 Q0 Q1 Q2 Q3 CP CR DI 串行输入 串行输出 D0 D1 D2 0 FF 1 FF 2 FF 3 FF 并 行 输 出 D3 1 1 1 0 0 0 2 1 1 1 0 0 3 0 0 1 1 0 4 1 1 0 1 1
在4个CP作用下，输入的4位串行 数码1101全部存入了寄存器中。这 种方式称为串行输入方式。 移位脉冲 输入数码 输出 CP Di 20 Os 由于右移寄存器移位的方向 0 0 0 0 0 1 1 1 0 0 0 为D1→20→21→22→Q3,所以 2 1 1 0 0 又称上移寄存器。 3 0 0 1 1 0 4 1 1 0 1 1 右移寄存器的时序图：
右移寄存器的时序图： 由于右移寄存器移位的方向 为DI→Q0→Q1→Q2→Q3，所以 又称上移寄存器。 在4个CP作用下，输入的4位串行 数码1101全部存入了寄存器中。这 种方式称为串行输入方式。 1 2 3 4 5 6 7 8 9 CP D 1 1 I 1 0 2 0 3 Q 1 Q Q Q 移位脉冲 输入数码 输 出 CP DI Q0 Q1 Q2 Q3 0 1 2 3 4 1 1 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 1
(2)左移寄存器 左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。 并 行 输 出 串行输出 D FFa FF FF. FF 串行输入 CP CR 2·双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端$便构成 既可左移又可右移的双向移位寄存器
（2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成 既可左移又可右移的双向移位寄存器。 左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。 1D C1 ∧ R Q 1D Q ∧ R C1 1D Q ∧ 1D ∧ C1 C1 R Q R CP CR D0 D1 FF0 FF1 FF2 3 FF 0 2 并 行 输 出 3 Q Q1 Q Q DI 串行输入 串行输出 D2 D3
D触发器组成的双向移位寄存器： 其中，DsR为右移串行输入端，DsL为左移串行输入端。 当S-1时，D=DsR、D=2、D2=21、D3=O2,实现右移操作； 当S-0时，Do=21、D=Q2、D2=Q3、D3=DsL,实现左移操作。 移位控制 S S=1:右移 S-0:左移 D P 串行输入 串行输入 & & (右移) & (左移) 0 CP D CR 串行输出 Da (右移) 串行输出 (左移) 01 02 03 并 行 输 出
当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 其中，DSR为右移串行输入端，DSL为左移串行输入端。 当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。 R FF ∧ 1D C1 3 Q & ≥1 ∧ R 1D C1 2 FF Q & ≥1 ∧ R 1D C1 1 FF Q & ≥1 FF & ∧ C1 R 0 1D Q ≥1 1 1 1 Q Q Q Q 0 1 2 3 CP CR 串行输入 DSL （左移） 串行输入 DSR （右移） 串行输出 DOR （右移） 串行输出 DOL （左移） 移位控制 S S=1：右移 S=0：左移 并 行 输 出 D触发器组成的双向移位寄存器：
