点击切换搜索课件文库搜索结果(6307)
文档格式:DOC 文档大小:1.09MB 文档页数:13
4.3同步时序电路 4.3.1同步时序电路分析(书页159) 根椐逻辑图找出对同步时序电路的输出和状态在输入和时钟作用下变化规律的直观准确的描述,从而得出电路的逻辑功能。 同步时序电路的描述方法:逻辑图;函数 表达式;状态转移表;状态转移图;时序波形图
文档格式:PPT 文档大小:93.5KB 文档页数:13
在实验室工艺硏究、中试放大研究及生产中都涉及化学 反应各种条件之间的相互影响等诸多因素。要在诸多因素中 分清主次,就需要合理的试验设计及优选方法,为找出影响 生产工艺的内在规律以及各因素间相互关系,尽快找出生产 工艺设计所要求的参数和生产工艺条件提供参考。 试验设计及优选方法是以概率论和数理统计为理论基础 ,安排试验的应用技术。其目的是通过合理地安排试验和正 确地分析试验数据,以最少的试验次数,最少的人力、物力 ,最短的时间达到优化生产工艺方案 试验设计及优选方法过程包括:试验设计、试验实施和 对实验结果的分析三个阶段
文档格式:PPT 文档大小:2.21MB 文档页数:137
4.1 组合逻辑电路的特点 4.2 组合逻辑函数的分析与设计 4.3 编码器 4.4 译码器 4.5 多路选择器 4.6 二进制并行加法器 4.7 数值比较器 4.8 奇偶校验器 4.9 利用中规模集成电路进行组合电路设计 4.10 组合电路的险象
文档格式:PPT 文档大小:1.38MB 文档页数:24
寄存器是能暂时存放二进制代码的时序电路。在数字 系统中常用寄存器暂存数据中间运行结果和指令。 按寄存器的功能特点,可将其分为两大类,数码寄存 器和移位寄存器
文档格式:PPT 文档大小:714KB 文档页数:63
6.5同步时序逻辑电路的设计 同步时序逻辑电路设计又称同步时序逻辑电路 综合,其基本指导思想是用尽可能少的触发器和门 电路来完成设计。 6.5.1同步时序电路设计的一般步骤 1.作原始状态图和状态表; 2.对原始状态表化简; 3.状态分配; 4.选定触发器;5.求出输出函数和激励函数表达式; 6.画出逻辑电路图
文档格式:PPT 文档大小:300.5KB 文档页数:29
异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的
文档格式:PPT 文档大小:523KB 文档页数:54
二、原子能级的量子数 主量子数n:表示电子离核的远近程度或电子层数,是决 定电子能量的主要参数。n=1,2,.,用K,L,M.表示; 角量子数l:表示电子的亚层能级,描述电子轨道。l=0,1,2, n-1,用s,p,d,f表示; 磁量子数m:决定电子轨道在空间的方向,m=±1,2,…,± ,共(2+1)个,表示口并度; 自旋量子数m:取+1/2和-1/2,分别表示二种自旋方向
文档格式:PPT 文档大小:41.5KB 文档页数:1
例1在自由落体运动中,设物体下落的时间为t,下落 的距离为s,开始下落的时刻t=0,落地的时刻t=T,则s与t之 间的函数关系是
文档格式:PPT 文档大小:43.5KB 文档页数:1
定理2(函数极限的局部有界性) 如果f(x)→A(x→x),那么f(x)在x的某一去心邻域内 有界. 证明因为f(x)→A(x→x),所以对于=1,3δ>0, 当0
文档格式:PPT 文档大小:40KB 文档页数:1
如果在x的某一去心邻域内f(x)≥0(或f(x)≤0),而且 f(x)→A(x→x),那么A≥0(或A≤0) 证明设在x的某一去心邻域内f(x)≥0. 假设上述论断不成立,即设A<0,那么由函数极限的 局部保号性就有x的某一去心邻域,在该邻域内f(x)<0,这 与f(x)≥0的假定矛盾.所以A≥0
首页上页618619620621622623624625下页末页
热门关键字
搜索一下,找到相关课件或文库资源 6307 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有