烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第五章 触发器 5.0 概述

5.1 概述 5.2 基本R-S触发器 5.3 钟控(同步)触发器 5.4 主从触发器 5.5 边沿触发器

(1)三态输出与非门组成及工作原理

1.1 (1) (2) (3) (4) 1.3 (1) (2) 1.4 (1) (2) (3) 1.8 (1) (2) (3) 1.7 (1) (2) (3) 1.6 (1) (2) (3)

1.1 (1) (2) (3) (4) 1.3 (1) (2) 1.4 (1) (2) (3) 1.8 (1) (2) (3) 1.7 (1) (2) (3) 1.6 (1) (2) (3)

一、硬件描述语言（HDL） 1.VHDL:VHSIC Hardware Description Language； VHSIC : Very High Speed Integrated Circuit；

10.8 现场可编程门阵列 FPGA:Field Programmable Gate Array 10.9 在系统可编程器件 ISP-PLD:In System Programmability PLD

1.1 将下列各式写成按权展开式： （352.6）10=3×102+5×101+2×100+6×10-1 （101.101）2=1×2

1.逻辑函数的卡诺图表示 (1) 卡诺图的构成

2.1 (1) (2) (3) 2.4 (1) (2) (3) 2.10 (1) (2) 2.14 2.13 (1) 2.12 (1) (3) (4) 2.11 (1) (2)